研 究

基板付けした積層セラミックコンデンサのたわみ強度に関する構造的要因の影響

佐藤 真一, 五十嵐克彦, 神谷 貴志, 野村 武史

TDK (株)基礎材料研究所, 〒286 成田市南羽鳥字松ヶ下570-2.

Effect of Structural Factors on the Bending Strength of Multilayer Ceramic Capacitors Mounted on the Printed Circuit Board

Shinichi Sato, Katsuhiko Igarashi, Takashi Kamiya and Takeshi Nomura

Materials Research Center, TDK Corporation, 570-2 Aza-matsugashita Minami-hatori, Narita 286.

Received January 17, 1995

SYNOPSIS

The effect of structural factors on the bending strength of multilayer ceramic capacitor (MLC) mounted on a printed circuit board has been studied, with special reference to the termination electrodes of MLC. Capacitance of MLC suddenly decreases during the bending test. This decrease is caused by the breakage of the ceramic body which initiated at the edge of the termination electrodes. It is also shown that the amount of the solder, the shape of termination electrodes, and the bending strength of ceramic body are the important factors. FEM analysis supported the results. Furthermore, the fluctuation of the bending strength was affected by the position of MLC on the board.

KEY WORDS

Bending strength, solder, termination electrodes.

1. 緒 言

表面実装技術(SMD)の進展に伴い, 電子部品には軽薄短小化及び高密度実装が要求されている。表面実装部品(SMD)には, 積層セラミックコンデンサ, 積層チップインダクタ及びこれらを一体化した積層LCフィルタ等が知られているが, 中でも積層セラミックコンデンサは, $2.0\text{mm} \times 1.2\text{mm} \times 1.7\text{mm} \rightarrow 1.6\text{mm} \times 0.8\text{mm} \times 1.7\text{mm} \rightarrow 1.0\text{mm} \times 0.5\text{mm} \times 1.7\text{mm}$ へと着実にダウンサイジング化が進んでいる。それに伴い実装の信頼性(耐熱衝撃性に優れ, たわみ強度, 固着強度の向上, 更に強度値のばらつきの抑制), 特にたわみ強度の強いことが求められており, この強度の向上のために種々

の検討がなされてきた^{1, 2)}。しかしながら, 多くの研究報告が強度向上技術に関して述べているのみで, 実装時に重要な強度値ばらつきについての検討がなされていない。そこで本研究では, たわみ強度向上及び強度値ばらつきに関して, 積層セラミックコンデンサ(チップ)の構造的要因の影響について検討を行った。

2. 実験方法

たわみ強度試験方法をFig.1に示す。端子電極を形成した積層セラミックチップコンデンサ(2012タイプ)をメタルマスクを用いてはんだ量を一定に制御

し、ガラスエポキシ基板にリフロー炉 (220℃) ではんだ付けを行った。この基板の裏面から1mm/sの速度で加圧し、JIS C 6429に従って積層セラミックコンデンサの静電容量が-12.5%低下した時点の基板の変位量をたわみ量とし、これをたわみ強度とした。また、チップの破壊モードについてはSEMで解析を行った。さらに、有限要素法 (FEM) 解析でたわみ強度試験の際にチップに生じる応力について調べた。

Fig.1 Schematic diagram of the deflection test.

3. 結果及び考察

3.1 破壊モード解析

たわみ強度試験後のチップの破壊面をFig.2に示す。チップにクラックが生じており、内部電極を破断していることが分かる。このクラックによってチップの静電容量が低下する。

Fig.2 Secondary electron microscopic image of the mode A destruction in the multilayer ceramic capacitors.

そこでたわみ強度試験時にチップに生じる応力をFEMを用いて2次元の弾性解析で調べた。基板裏面から荷重を5kg加えた時の、チップの端子電極エッジ部分に生じる応力分布をFig.3に示す。基板側に配線され

た端子電極エッジ部分の素地周辺に引張り応力が集中していることが分かる。したがって、この箇所を起点に破壊が生じ、チップ内部へクラックが派生したものと考えられる。また、ここにはデータを示さないが、端子電極エッジ部分の素地付近からクラックが発生し、チップ内部で止まっているものも確認された。このことからクラック発生起点が、端子電極エッジ部分の素地周辺であることを示唆している。以降FEMではこの箇所の応力を求めた。

Fig.3 Diagram of FEM analysis.

3.2 はんだ量とたわみ強度の関係

チップのたわみ強度を測定する際、メタルマスクを用いてはんだ量を一定に制御し、ガラスエポキシ基板にチップをはんだ付けする。このときのはんだ量は、チップのサイズによって変更される。そこではんだ量を変えた時のたわみ強度の変化を調べた。Fig.4(A)の方法にて端子電極の厚みを含むチップの厚みを a として、はんだの量を変えたときのランドからの厚みを b とした場合、 b/a にて求めた値をはんだ量とした。結果をFig.4(B)(C)に示す。なお、以後チップに生じる応力を σ で示す。はんだ量が1.0付近である場合、たわみ強度が最も大きくなり、これはFEMの結果と一致していることが分かる。はんだ量が0.1と1.5の時を比較した場合、たわみ強度及びチップに生じる応力は同程度である。しかしながら、これはチップにクラックが発生しないと仮定した場合の残留応力であり、実際の破壊モードは、はんだ量が0.1の場合、主としてはんだと端子電極間で剥離が生じ静電容量が低下する。それに対して、1.5の場合、チップの破壊によって静電容量が低下する。したがって、1.0未満のはんだ量の場合には、実際にチップに生じる応力は、Fig.4(C)に示した値よりも小さくなるものと考えられる。

Fig. 4 Relationship between the amount of solder and the bending strength.

3.3 端子電極形状とたわみ強度の関係

端子電極は通常電極ペーストを塗布することによって形成されるが、チップのサイズあるいは、チップの材質によって端子電極形状が変更される。そこで端子電極形状とたわみ強度の関係を調べた。Fig. 5(A)に示す方法にてチップの長さを $2c$ として、端子電極の側面の長さを d とした場合、 d/c にて求めた値を側面電極寸法比とした。はんだ量は3.2で最も強度の大きかった量で行った。Fig. 5(B) (C)に端子電極形状とたわみ強度の関係の結果を示す。側面電極寸法比が大きくなるに従い、たわみ強度が大きくな

ることが分かる。これは側面電極寸法比が大きくなるに従い、チップに生じる応力が減少するFEMの結果と一致した。

Fig. 5 Relationship between dimensions of termination electrodes and the bending strength.

3.4 チップの素地強度とたわみ強度の関係

素地内部が破壊されることからチップの素地強度がたわみ強度に影響を及ぼすことが考えられた。そこで、チップの焼成温度を変えることによって素地強度を設定した。素地強度は抗折強度とした。チップの素地強度とたわみ強度の関係の結果をFig.6に示す。抗折強度が向上するに従い、たわみ強度が向上していることが分かる。これまでの結果から、たわみ強度試験の際にチップに生じる応力が 9kg/mm^2 程度あることから、素地強度がそれ以上の強度を有する必要があることを示しているものと考えられる。なお、素地の焼成温度が変化することによって端子電極中のガラスとの反応³⁾の程度が変化するものと考えられるが本実験では考慮しなかった。

Fig.6 Relationship between the bending strength and the deflection strength.

3.5 たわみ強度値のばらつき

はんだ量、端子電極形状、及び素地強度を一定にしても、たわみ強度は非常にばらつきを生じやすい。そこで、強度値のばらついたチップのたわみ強度試験後の破壊モードを調べた。結果をFig.7に示す。大半の破壊は(A)に示すように、基板側の端子電極のエッジ部分の素地付近から反対の端子電極へクラックが生じている。これに対して、たわみ強度が平均

に対して大小両極端にばらつく場合は、(B)に示すように、端子電極／素地界面にクラックが到達しており、破壊の起点も端子電極のエッジ部分の素地付近ではないことが分かる。また、チップが基板中心に対してずれを生じている。そこで、このチップの中心ずれの量とたわみ強度の関係を調べた。Fig.8(A)に示す方法にて両端子電極の表面から基板のランド端までの長さをそれぞれとり、長い値を f 、短い値を e とした場合、 $f-e$ から求めた値をランド差とした。この結果をFig.8(B)に示す。ランド差が大きくなるに従い、たわみ強度が大きくなる傾向が分かる。端子電極はランド部で基板と接着しており、たわみ強度試験は基板中央から加圧することから、ランド部及びチップに不均一な応力が生じるものと考えられる。その結果、Fig.7(B)に示したようなクラックが発生したものと考えられる。したがって、強度値のばらつきを抑制するためには、ランド差すなわちチップの中心ずれを極力低減することが必要である。

(A)

(B)

Fig.7 SEM images of the multilayer ceramic capacitors after bending test.

Fig.8 Relationship between the differential of rounds and the bending strength.

4. まとめ

積層セラミックコンデンサのたわみ強度に及ぼす構造的要因の影響を検討した結果、以下の知見が得られた。

- (1) たわみ強度試験時には、端子電極エッジ部分の素地付近に引張り応力が集中し、この箇所を起点にクラックが生じる。
- (2) たわみ強度ははんだ量に強く影響され、たわみ強度が最大となるのははんだ量が存在する。
- (3) 端子電極形状が大きくなるに従い、たわみ強度は大きくなる。
- (4) チップの抗折強度とたわみ強度に相関が認められた。
- (5) チップの基板への取り付け位置が中心からずれるほど、たわみ強度値はばらつく。

5. 参考文献

- 1) 鎌田信雄, 大阪猛: 電子技術, 7 1991 79.
- 2) 鎌田信雄, 大阪猛: 電子技術, 8 1993 96.
- 3) 五十嵐克彦, 野村武史: 第38回マイクロ接合委員会資料, 1993, 1.