Reduction of Write Field with Enhanced Write Margin in Toggle MRAMs Using Induced Spin-flop Mode

Y. Fukumoto, C. Igarashi, and T. Suzuki

System Devices Research Laboratories, NEC Corporation, 1120 Shimokuzawa, Sagamihara, Kanagawa 229-1198, Japan

Free layer structures, where two soft magnetic layers were ferromagnetically coupled with a synthetic antiferromagnet (SAF) through non-magnetic layers, were demonstrated to freely control the spin-flop field (H_{flop}) and the saturation field (H_s) of 0.32- μm -wide magnetic tunnel junctions in toggle magnetoresistive random access memories (MRAMs). In the free layer, by reducing the coupling strength through the non-magnetic layers, the magnetization reversal of each soft magnetic layer induced a spin flop of the SAF at a lower field (called the “induced spin-flop mode”), resulting in an H_{flop} reduction. The H_s was significantly increased while maintaining a low H_{flop} by replacing the bilayer SAF with a multilayer SAF. The free layers using the induced spin-flop mode are expected to reduce the write field of toggle MRAMs with densities greater than 4 Mb to less than 50 Oe.

Key words: toggle MRAM, synthetic antiferromagnet, ferromagnetic coupling, spin flop, Mbit, write field

誘導スピフロップモードを用いた toggle MRAM の書き込み磁場の低減及び書き込みマージンの増大

福本 能之・五十嵐 忠二・鈴木 哲広

NECシステムデバイス研究所, 神奈川県相模原市下九沢 1120 (〒229-1198)

1. はじめに

MRAM (magnetoresistive random access memory) は高速 read/write, 書き換え回数無限大の長所を持つ不揮発性磁気メモリである。高MR比を示す MTJ (magnetic tunnel junction) が報告され¹⁾, bit 選択書き込みは bit 線/word 線に電流を流して誘起される磁場と、強磁性体の astroid スイッチング特性を利用する事により read/write 方法が確立され、IBM が MTJ を使用した MRAM 開発を始めてから²⁾多くの企業が研究開発を行ってきた。ほぼ 10 年か経ようとしている今、astroid MRAM に関して 16 Mbit の容量を持つ MRAM 試作発表はあるものの^{3,4)}, 未だ製品化にまで至った所はない。一方 bit 書き込み選択性に優れた toggle 書き込み方式を使用した toggle MRAM が Freescale から発表され⁵⁾, 2006 年 7 月に 4 Mbit の容量で製品化されている。MRAM において書き込み選択性の確保は重要である。Fig. 1, Fig. 2 に astroid/toggle MRAM の bit 線/word 線磁場に対する bit 書き込み歩留まりのマップをそれぞれ示す。太線で示される平均反転磁場 (H_{sw}) 閾値曲線から、点線と矢印で示されるアレイサイズや bit 特性ばらつきに応じたばらつき幅を考慮して書き込み磁場領域が決定される。write region (斜線のエリア) が 100%書き込める選択書き込み領域であり、no switching で示されるエリアが全く書き込みされない領域である。アレイサイズや H_{sw} ばらつきが大きくなるほど書き込み磁場は増大し、書き込み領域は減少する。

MRAM の用途を広げるには大容量化が重要となる。その為には書き込み電流源とセルへの電流選択回路を小さくしてセル占有率を上げることが必要となるが、その際トランジスタの小型化により大電流をセルへ流せなくなる。例えば、我々のグループが試作した 4 Mbit⁶⁾, 16 Mbit⁷⁾の toggle MRAM チップはセルの書き込み電流値を約 10 mA に収めなければならない。さらに容量を 64 Mbit 以上に上げる為には、セルサイズを低減しつつ書き込み電流を数 mA に低減することが必要である。配線磁場は配線幅の逆数

に比例する為 MTJ 幅が小さいほど有利となるが、 H_{sw} は形状磁気異方性の為に増大する。従って H_{sw} を低減し書き込み磁場を低減する事が必須となる。

astroid/toggle MRAM の問題として、書き込み磁場の低減と書き込み選択性の確保の両立が難しいことが挙げられる。Fig. 1(a)に示される astroid MRAM では H_{sw} は異方性磁場(H_k)に比例し、

Fig. 1 Write yield maps for bit line and word line fields in astroid MRAMs (a) before and (b) after reduction of the switching field.

Fig. 2 Write yield maps for bit line and word line fields in toggle MRAMs (a) before and (b) after reduction of the switching field.

Fig. 3 (a) Cross-sectional view and (b) top view of the cell structure of toggle MRAMs. An SAF free layer is used.

Fig. 4 Critical curves (bold line) of the direct-mode switching region (gray) and the saturation field of SAFs. The magnetic configuration is shown at each field in cases of (a) applied fields along the easy axis and (b) toggle write as shown in Fig. 5.

Fig. 5 Schematic of the toggle-write sequence. Generation timing of the bit line and word line fields and corresponding magnetic configurations of the SAF are shown.

書き込みマージンも同時に決定される。問題は H_{sw} ばらつきに対する書き込み信頼性の確保が難しいことである。どちらかの書き込み線のみからの磁場が加わった状態で書き込まれてしまう bit が発生し (半選択誤書き込み), 選択書き込み領域が狭い, Fig. 1(b) に H_{sw} 低減後の典型的な書き込みマップを示す。 H_k を減少させれば H_{sw} は容易に下がるが, H_{sw} ばらつき低減には限界がある為選択書き込みマージンの確保がますます難しくなる。一方 Fig. 2(a)

で明らかのように, toggle MRAM は半選択誤書き込みを起こしにくく, 選択書き込み領域も広く, H_{sw} ばらつきに対し書き込み信頼性を確保し易い。ここでスピントルク磁場 (H_{flp}) が H_{sw} に相当し, H_{flp} から飽和磁場 (H_s) までの磁場範囲 $H_s - H_{flp}$ が書き込みマージンに相当する。Fig. 2 の h_{flp} 及び h_s は, H_{flp} 及び H_s の 45° 方向成分である ($H_{flp} = \sqrt{2} h_{flp}$, $H_s = \sqrt{2} h_s$)。Fig. 2(b) に toggle MRAM の H_{sw} 低減後の典型的な書き込みマップを示す。 H_{flp} を低減するには H_k 及び H_s を大きく低減しなければならず書き込みマージンが減少するため, astroid MRAM と比較すると低い H_{sw} を得ることが難しい。

新しい書き込み方式としてスピントルク磁化反転を利用した 4 kbit MRAM が試作されている⁸⁾。高い書き込み選択性と 1 mA 以下の低書き込み電流値が実現されるものの, 代わりに read/write 操作時の相互ディスタースとトンネルバリアの絶縁破壊問題が生じる。また現状は素子短辺長が約 100 nm と非常に小さいセル, 且つ低い熱擾乱耐性の下での動作報告があるのみで, リソグラフィの形状ばらつきに起因した write 電流/read 抵抗のばらつきの増大や熱擾乱耐性など, 大容量 MRAM チップで良品を得るに至るまでに解決しなければならない課題が多い。

大容量 MRAM を早期に実現することは MRAM 市場を確立する上で重要であり, 現状は read/write 両方の信頼性を確保できる toggle MRAM が有望である。その書き込み磁場が高いという問題の解決はキーとなる。これまでの toggle MRAM の書き込み磁場低減方法として, アンバランスな SAF 固定層からの漏れ磁場による H_{flp} の零磁場へのシフト^{9), 10), 11)}, SAF 自由層中の反平行結合への強磁性的結合成分の付与^{11), 12)} が報告されている。しかしながら, ばらつきを含めた書き込みマージンと書き込み磁場値の観点から Mbit 容量に適用可能な toggle MRAM セル技術の報告は未だにない。本論文では, 0.32 μm 幅の MTJ において, Mbit 容量の MRAM アレイに適用可能な toggle セル開発を行った。 4 Mbit で予想される書き込みマージンを確保し, ヨーク配線^{13), 14)} を使用して書き込み電流値を 10 mA 以下に低減する事が可能となるように, 書き込み磁場を 50 Oe 以下に低減する事を目標として開発を行った。

2. toggle MRAM の動作原理

toggle MRAM は free 層として, 二つの強磁性層が反平行に結合した SAF (synthetic antiferromagnet) で磁化の差が零であるものが使用される。Fig. 3(a)(b) に toggle MRAM セルの断面図と平面図をそれぞれ示す。配線磁場 (h_{BL} , h_{WL}) 方向は SAF 容易軸に対して 45° 方向に設定される。Fig. 4(a) に外部磁場に対する SAF 各反転モードの閾値曲線と磁化配置の図を示す。SAF に対して零磁場から容易軸方向へ磁場を印加していくと, ダイレクト反転磁場 (H_{dr}) において反平行結合を保ったまま容易軸のどちらかの方向に反転する。グレーで示されたダイレクト反転領域を抜けた H_{flp} において, 二つの強磁性層の合成磁化方向と磁場方向が一致するように, 二つの磁化が開いた状態に再配置する (スピントロップ)。さらに H_s において二つの強磁性層は平行配置となる。SAF がスピントロップした磁化配置において, 時系列的に bit 線/word 線磁場を印加して toggle 書き込みを行うことができる (Fig. 5)。Fig. 4(a) に示した磁化状態の閾値曲線のマップ上で, Fig. 5 の

toggle 書き込みに対応したものを Fig. 4(b)に示す. toggle 書き込みはダイレクト反転領域を周るように状態が遷移する¹⁵⁾. SAF 膜の H_s 及び H_{flop} ¹⁵⁾, 書き込みマージン $H_s - H_{\text{flop}}$ は以下で表される.

$$H_s = 2J_{\text{AFC}} / Mt - H_k \quad (1)$$

$$H_{\text{flop}} = \{ H_k (2J_{\text{AFC}} / Mt + H_k) \}^{0.5} \sim (H_k H_s)^{0.5} \quad (2)$$

$$H_s - H_{\text{flop}} \sim H_{\text{flop}} \{ (2J_{\text{AFC}} / (H_k Mt) - 1)^{0.5} - 1 \} \quad (3)$$

Mt は各強磁性層の磁化と磁気膜厚の積, J_{AFC} は反平行結合エネルギーである.

3. 実験方法

試料は熱酸化膜付 8 インチ Si 基板上に DC マグネトロンスパッタにより成膜した. MTJ 膜構成は基板/Ta(200Å)/NiFe(10Å)/PtMn(200Å)/Co₉₀Fe₁₀(20Å)/Ru(9Å)/Co₉₀Fe₁₀(20Å)/Al(8.6Å)/O/free 層/Al(6.4Å)/O/Ta である. トンネルバリア及び cap 層の AlO は Al をラジカル酸化することによって形成した. free 層の上下界面が共通であることで, 両端界面のデッドレイヤーも同程度となり free 層内の残留磁化を低減できること, 磁気特性の耐熱性向上などの利点がある¹⁶⁾. 反平行結合のスペーサー層は耐熱性の観点から厚い Ru(20Å)の, 弱い反平行結合のピークを使用した. free 層膜構成は次のとおりである.

S1: NiFe(30Å)/Co₉₀Fe₁₀(d_{CoFe})/Ru(20Å)/Co₉₀Fe₁₀(d_{CoFe})/NiFe(30Å) $d_{\text{CoFe}} = 3.5, 5\text{Å}$

S2: NiFe(30Å)/Co₉₀Fe₁₀(3.5Å)/Ru(20Å)/NiFe(37Å)

S3: NiFe(d)/NM/NiFe(d)/Ru(20Å)/NiFe(d)/NM/NiFe(d)

NM は非磁性層であり, 本論文では超薄膜の Ta(d_{Ta})または Ru/Ta である. NM は外側の NiFe(d)と内側の NiFe(d)との強磁性結合力を制御し, 下部の NM はその上に成長させる NiFe/Ru 層の NiFe(111)/Ru(001)配向を促進し, 十分な J_{AFC} を発現させる役割を果たしている. d は各 NiFe 層の成膜厚である. Ta 厚の増加に対して NiFe/Ta 界面にデッドレイヤーが形成されるため, 各 NiFe 層の磁化膜厚積が等しく 1.3 Tnm となるように, d を 20Å から 25Å まで増加させている. また S1, S2 は CoFe の Ru 界面への挿入によって大きな J_{AFC} を発現し H_s を増大している構成の SAF である. 0.24 μm ルールのリソグラフィとイオンミリングを用いて短軸が 0.32 μm , 長軸が 0.96 μm の楕円 MTJ を作製した. MTJ は加工前と加工後に磁場中熱処理を行った. 条件は 1.2 T の磁場中で 275°C, 5 時間である. 評価に関して, 磁化曲線は振動式磁力計 (VSM) によって測定した. toggle 書き込みは直流四端子法, 2 軸の電磁石コイルにより toggle 書き込みの磁場シーケンス (Fig. 5) を印加して行った. 磁場は容易軸に対して 45 度方向に印加されている. 8 インチ基板全面より合計 120 個を測定し, 平均 H_{flop} , H_s , H_k 及びそれらのばらつきである標準偏差(σ)を得た.

4. 実験結果

4.1 free 層 S3 の MTJ 膜における磁気特性

S3 [NM=Ta(d_{Ta})]の膜での H_{flop} 及び H_s を調べる為, S3 を free 層を持つ MTJ 膜の磁化曲線を測定した. Fig. 6 は, 横軸に Ta 厚, 縦軸に (a) H_{flop} 及び (b) H_s , さらに (c) に式 (2) より見積もられる $H_k =$

H_{flop}^2 / H_s の値と Ta/AlO/NiFe(d)/Ta(d_{Ta})/NiFe(d)/Ru 強磁性結合膜の困難軸方向の磁化曲線より得られた膜固有の H_k を示している. (d) に S3 中の NM の Ta を介した強磁性結合力 (強磁性結合エネルギー: J_{FC}) の値を示す. J_{FC} は次のように見積もった. 基板/Ta(50Å)/Ru(30Å)/IrMn(200Å)/CoFe(15Å)/NiFe(20Å)/Ta(d_{Ta})/NiFe(40Å)/Ru 積層膜の磁化曲線を測定する. d_{Ta} が増大するにつれて IrMn/CoFe(15Å)/NiFe(20Å)の交換バイアス膜と NiFe(40Å)に起因した磁化曲線が分離していき 2 段のヒステリシス曲線が明瞭になる. IrMn/CoFe(15Å)/NiFe(20Å)の交換バイアス膜が, J_{FC} の大きさに NiFe(40Å)と強磁性結合をしているモデルを仮定し, これらのヒステリシス曲線を, 4.1 節で後述する計算方法と同様の一斉回転モデルで, J_{FC} をパラメーターとしてフィッティングした. Fig. 6(a)(b)において, Ta 厚の増加に対して $d_{\text{Ta}} \leq 4\text{Å}$ の範囲では H_s 及び H_{flop} が共に増大していく. これは極薄 Ta 上の NiFe(111)/Ru(001)配向が向上するためである¹⁷⁾. その結果 J_{AFC} そして H_s が増大し, 式 (2) に従って H_{flop} が増大したものと考えられる. しかしながら $d_{\text{Ta}} > 4\text{Å}$ では H_s がさらに増大していくのに対して, H_{flop} は減少に転ずる. これは式 (2) では説明できない. また Fig. 6(c) の H_k に関しても, $d_{\text{Ta}} \leq 4\text{Å}$ では見積もり値は膜固有の H_k よりもやや高い. これは MTJ 膜中の SAF では, バリアを介した固定層からのネール結合の寄与で H_{flop} が若干増大し¹⁸⁾, 特に H_s が小さくなる程 H_{flop} 増大効果が現れ, H_k 見積もり値が増大したものと考えられる. しかしながら $d_{\text{Ta}} > 4\text{Å}$ では膜固有の H_k がほぼ一定であるのに対して見積もり値は 0.5 Oe まで極端に減少していく. S3 の膜固有の H_k とネール結合からの寄与の和は少なくとも 3

Fig. 6 (a) Spin-flop field, (b) saturation field, (c) anisotropy fields of measured values (circles) and estimated values of H_{flop}^2 / H_s (triangles), and (d) ferromagnetic coupling strength through the Ta layer of the S3 films. The solid lines in Figs. 3(a) and (b) are the calculated results using Eqs. (4) and (5) (assuming $J_{\text{AFC}} = 0.029 \text{ erg/cm}^2$, $Mt = 1.3 \text{ Tnm}$).

Fig. 7 (a) Magnetic structure of MRAM cells using induced spin-flop mode and (b) write yield map of toggle MRAMs using these cells.

Oe 以上であるはずなので、式(2)では $d_{Ta} > 4\text{\AA}$ の H_k を説明できない。Fig. 6(d)より、 $d_{Ta} > 4\text{\AA}$ では、 J_{FC} は Ta の増大に伴い指数的に急減少し、やがて緩やかな減少に変わる。これは不連続であった極薄 Ta 層が連続膜となり、上下 NiFe 層同士の交換相互作用による強磁性結合を分断し、やがて NiFe 界面の凹凸の磁極を介したネール結合的な強磁性結合に変わったものと考えられる。このように J_{FC} が大幅に弱められた場合、NiFe/Ta/NiFe 層は一体の磁性層とは見なせず、Fig. 7(a)に示される磁気構造を考えなければならない。この“反転誘導 toggle セル”の H_{flop} 及び H_s は、一斉回転モデルを仮定し静磁結合を考慮しない場合において、4つの強磁性層のゼーマンエネルギー、異方性エネルギー、隣接した強磁性層間の平行/反平行結合エネルギーの和の磁化角度に関する2階微分から、安定点が不安定点に遷移する磁場を求めることによって、次式のように計算される¹⁹⁾。

$$H_s = \{1 - b + (1 + b^2)^{0.5}\} (J_{AFC}/Mt) - H_k \quad (4)$$

$$H_{flop} = [H_k^2 + (1 + 2b)H_k(J_{AFC}/Mt) + b(1 + 2b)H_k(J_{AFC}/Mt)^2 - (J_{AFC}/Mt)\{b^2(1 + 2b)^2(J_{AFC}/Mt)^2 + 2b(1 + 2b + 4b^2)H_k(J_{AFC}/Mt) + (1 + 4b^2)H_k^2\}^{0.5}] \quad (5)$$

$$b = J_{FC}/J_{AFC} \quad (6)$$

NiFe/Ru/NiFe から構成される内側の SAF に対して外側の NiFe 層が J_{FC} の大きさに緩く結合している為、外部磁場が NiFe 本来の H_{sw} 以上になると、磁場に対して反対側を向いている外側の NiFe 層が磁化反転しようとする。その際に内側の SAF のスピントロップを誘導する²⁰⁾。その結果低磁場でスピントロップさせることができる。また高磁場では内側の SAF 本来の H_s 近くまで磁化飽和しにくくなる。S3がこの“誘導スピントロップモード”を示す $d_{Ta} > 4\text{\AA}$ では、Ref.20 の Fig.3(b)に示されるように、外部磁場の増大に対して常に外側の NiFe 層が磁場方向へ先行して回転し、内側の SAF の磁化は遅れて追隨する計算結果が得られている。 $J_{AFC} = 0.029 \text{ erg/cm}^2$ ¹⁷⁾、 $Mt = 1.3 \text{ Tnm}$ 、Fig. 6(c)(d)に示されている H_k 及び J_{FC} の実測値をフィッティングした連続データを使用して、式(4)(5)から得られた H_{flop} 及び H_s

を Fig. 6(a)(b)中に実線で示す。 J_{FC} を低減するほど H_{flop} は減少 H_s は増大し、実験データと良い一致を示している。これは書き込み磁場の減少と書き込みマージンの増大が同時に実現されることを意味し、これにより 4.3 節で後述するように Fig. 7(b)に示される書き込みマップを得ることが可能である。式(4)(5)において $J_{FC} \rightarrow \infty$ とすると磁性層の磁化膜厚積が $2Mt$ の通常スピントロップモードの式(1)(2)に一致し、各 NiFe 層が一体となってスピントロップすることを意味する。また誘導スピントロップモードの極限では ($J_{FC} \rightarrow 0$)、 $H_{flop} = H_k$ 、 $H_s = 2J_{AFC}/Mt - H_k$ に漸近し、この H_{flop} は外側の NiFe 層本来の H_{sw} 、 H_s は内側の SAF 本来の飽和磁場 H_s' にそれぞれ一致する。このとき外側の NiFe 層のみが内側の SAF のスピントロップを誘導せずに独立に反転しエラーとなる。反転誘導 toggle セルではこのようなエラーが生じない範囲で J_{FC} を低減することで H_{flop} を下げられるが、SAF のように書き込みマージンを大幅に犠牲にしなくてもよい優位点がある。

4.2 toggle セルの書き込み特性

MTJ セルでの H_{flop} 低減開発を行った。まず free 層が通常の SAF における結果を示す。式(2)(3)から、 H_{flop} を下げて書き込みマージンを確保するには H_k を可能な限り低減し J_{AFC} を許容範囲内で低減すれば良い。Fig. 8 下段に横軸に膜の磁化曲線から求めた J_{AFC} 、縦軸に書き込み配線方向の h_{flop} 及び h_s を示す。対応する膜固有の H_k を上段にそれぞれ示す。試料 S1 及び S2 は NiFe/CoFe で磁性層が構成され、Ru 界面の CoFe 総量が多いほど J_{AFC} が増大し H_s が増大するが、 H_k も増大するため H_{flop} も増大する。一方 S3 の通常スピントロップモードである $d_{Ta} \leq 4\text{\AA}$ の試料は H_k が 3 Oe 程度であるため h_{flop} が低く、 d_{Ta} を薄くして J_{AFC} を低減していくと h_{flop} が 32 Oe まで下がるが、 h_s が 84 Oe と減少し書き込みマージンが不足してしまう。通常スピントロップモードでは h_{flop} 低減と書き込みマージン確保がトレードオフである為、 J_{AFC} で必要な h_s を確保し H_k を低減するのみでは h_{flop} を自由に低減できない。

Fig. 8 Spin-flop field (closed symbols) and saturation field (open symbols) for the write line field as a function of the antiferromagnetic strength of the SAF in $0.32 \times 0.96 \mu\text{m}^2$ MTJs showing normal spin-flop mode. The H_k in the films for each data is plotted in the above figure. The data for NiFe/CoFe SAF (circles) and NiFe/Ta/NiFe SAF (squares) are shown.

4.3 反転誘導 toggle セルの書き込み特性

次に誘導スピフロップモードによる h_{flop} 低減結果を示す。Fig. 9(a)(b)に通常スピフロップモードである S1 及び S2, Fig. 9(c)-(g)に誘導スピフロップモードである S3 の h_{flop} , h_s の分布を示す。(c)(d)は NM 層の材料を Ta, (e)-(f)は Ru/Ta としている。(g)は(e)とほぼ同一構造において, SAF 磁性層の数を倍である 4 層 (4 つの磁性層が反平行に結合した SAF) にしている。Fig. 9(e)(f)中にはダイレクト反転磁場 (h_{dr}) の分布も示している。各試料の書き込み特性を Table 1 にまとめた。表中の書き込み磁場マージンに関して、左側に 120bit 測定での実測値、右側に正規分布を仮定して、測定した平均値と標準偏差から計算した 4 Mbit での予想値 (6σ) を示した。free 層が SAF である(a)(b)は h_{flop} が大きくまた h_s も小さく、それらのばらつき (σ_{flop} 及び σ_s) も大きい。その結果、書き込み磁場が大きいのに関わらず 4~128 Mbit の MRAM に必要な 6σ の書き込みマージン ($h_s - h_{\text{flop}} - 6\sigma_{\text{flop}} - 6\sigma_s$) が確保できていない。一方 Fig. 9(c)-(g)では h_{flop} 及び h_{dr} が小さく、その結果 6σ の書き込み磁場 ($h_{\text{flop}} + 6\sigma_{\text{flop}}$) が 50 Oe 以下で同時に書き込みマージンも確保されている。これらのセルは 4 Mbit アレイにおいて書き込みマージンを保ちつつ書き込み電流値を 10 mA 以下に下げることが可能と考えられる。以上は基板内分布の値であり、アレイ内ではばらつきがさらに小さい為、書き込み磁場も小さくなることが予想される。

H_{flop} を下げるには NM を介した強磁性結合を弱めること、反転誘導 toggle セル中の SAF 本来のスピフロップ磁場 H_{flop} を下げることが有効であり、この目的で Ru/Ta を材料に検討した。Ru/Ta を NM に用いた素子(e)(f)は、Ta を NM に用いた素子 Fig. 9(c)(d)と比較して h_s は若干小さいものの h_{flop} の値はより小さい。Ru は Ta と比較して同じ厚さの挿入に対して J_{FC} を大幅に低減すること、また Ru は SAF の結晶配向を十分に促進しないため J_{AFC} が小さいことで H_s' が下がり H_{flop} が低減したことが原因と考えられる。Fig. 9(e)に対して J_{FC} を弱めた(f)は h_{flop} が 14.4 Oe と最も小さいが、7 割以上の素子が書き込みできなかった。これらの素子の MR 曲線は free 層の磁化が容易軸から傾く抵抗変化が明瞭に見られ、free 層はスピフロップ動作を示していた。エラー原因として、Fig. 9(f)に示されるように、 h_{flop} が小さいため h_{dr} も 8.1 Oe と小さく、その分布中の最小値はほぼゼロ付近まで下がっていることが考えられる。 h_{dr} が極端に小さくなると、Fig. 4(b)で有限の大きさを持つダイレクト反転領域を toggle 書き込み中に回避できなくなり、必ずダイレクト反転してしまう。これらの不良素子は h_{dr} 起因の不良と考えられる。また書き込むことができた素子も半選択状態か

Fig. 9 Distributions of spin-flop field and saturation field in $0.32 \times 0.96 \mu\text{m}^2$ MTJs as a function of write field. The distributions of the direct-mode switching field are shown as gray bars in (e) and (f).

らダイレクト反転領域に対するエネルギーバリアが小さく、半選択書き込み状態において確率的にダイレクト反転誤書き込み不良を引き起こすため問題となる²¹⁾。

4.4 多層 SAF を用いた反転誘導 toggle セル

4.3 節で示されたように H_{flop} を下げる手段として SAF の H_{flop} を下げることが有効であるが H_s も同時に下げてしまう。この問題に対して SAF を多層化することが有効である。Fig. 9(e)の free 層の SAF を 4 層化した Fig. 9(g)は(e)と同等の低い h_{flop} を保ったまま 2 倍の h_s を示している。これは SAF を 4 層 SAF にしたことで H_{flop} が一定のまま H_s' のみが増大し²²⁾、さらに(e)の H_{flop} と同程度の低 H_{flop} を持つ 4 層 SAF に対する誘導スピフロップによって(e)と同程度まで h_{flop} が下がり、 h_s のみが増大したものと考えられる。SAF 多層化と軟磁性層による誘導スピフロップを組み合わせることで独立に h_{flop} を下げ、 h_s を増大させることが可能で、更に磁気体積の増大により熱擾乱耐性が向上する²³⁾。反転誘導 toggle セルのスケーラビリティが大きく改善される。

Table 1 Write properties of 120 MTJs using each free layer as in Fig. 9.

Cell structure	h_{flop}	σ_{flop}	h_s	σ_s	h_{dr}	Write field	Write margin [120 bit / Mbit (6σ)]
(a) S1 $d_{\text{CoFe}}=5\text{\AA}$	66.6	8.2	200	19.8		85 / 116	79 / -35
(b) S2	37.3	4.9	97	17.8		57 / 67	15 / -77
(c) S3 NM=Ta(6Å)	32.4	2.6	218	7.7		37 / 48	165 / 123
(d) S3 NM=Ta(7Å)	27.4	2.9	235	16.1		33 / 45	184 / 93
(e) S3 NM=Ru(2.5Å)/Ta(2.5Å)	26.7	3.6	156	16.6	23.0	36 / 49	96 / 8
(f) S3 NM=Ru(2.7Å)/Ta(2.5Å)	14.4		214		8.1		
(g) S3 NM=RuTa 4layer-SAF	26.9	3.5	307	19.6		36 / 48	231 / 141 (unit: Oe)

4.5 toggle 書き込み特性のばらつき原因

各 free 層の H_{dop} ばらつきについて考察する。Fig.10 に S2 (NiFe/CoFe/Ru/NiFe SAF) 及び S3 [NM = Ta(6Å)]セルにおける bit 線/word 線磁場に対する H_{dop} 値をプロットした。配線磁場方向の $h_{\text{dop}} [= (<h_{\text{dop}}(\text{BL})> + <h_{\text{dop}}(\text{WL})>) / 2]$ のばらつき、 $H_{\text{dop}} [= <\{h_{\text{dop}}(\text{BL})^2 + h_{\text{dop}}(\text{WL})^2\}^{0.5}>]$ のばらつきを図中の表にまとめた。Fig. 10 上で、前者は H_{dop} 各点を bit 線/word 線に対して射影した成分の平均ばらつき、後者は原点から H_{dop} 各点までの距離のばらつきに相当する。前者が toggle 書き込み特性を決定する。Fig. 10 で S2 は S3 よりも容易軸方向に対する分散が特に大きいことがわかる。その結果 S2 では容易軸方向に対する分散に鈍感である H_{dop} ばらつきが 7.3% であるのに対して、 h_{dop} ばらつきは 13.3% と約 1.8 倍である。更に S3 の h_{dop} ばらつきと比較すると約 1.6 倍である。このばらつきの増大は CoFe による異方性分散の影響と考えられる。また S2 は S3 よりも H_{dop} が大きいものに関わらず H_{dop} ばらつきが大きい。原因として大きな J_{AFC} の発現が極薄 CoFe 挿入に起因している S2 に対して、Ru(001) 高配向化に起因している S3 では、 J_{AFC} が一様であること、Ru 厚さに対する J_{AFC} の発現範囲が広いことにより¹⁷⁾、成膜 Ru 厚ばらつきの影響が小さいとと考えられる。S3 の h_{dop} ばらつきは他報告¹⁸⁾と比較しても小さい。更に Table 1 の H_s ばらつきに関しても同じ理由で S3 は小さい。

今後の課題は、Fig. 7(b)に示されるように現状 h_{dop} 低減を妨げているダイレクト反転領域の低減とその H_{dr} ばらつきの低減、 H_{dop} ばらつきの更なる低減、及び、熱擾乱耐性の向上が挙げられる。我々のグループでは書き込み電流値を 11 mA まで下げ¹⁴⁾、リタングシス救済によって 4 Mbit 良品チップを得ており、ドライブレコーダーシステムをデモンストレーションしている^{6), 24)}。良品レベルの toggle MRAM チップ容量は未だ 4 Mbit ではあるが、不揮発性、高速 read/write、且つ書き換え回数無限大は他メモリにない長所であり、課題が解決され toggle MRAM の大容量化が実現されていくことで MRAM 市場が確立されていくものと考えられる。

5. まとめ

書き込み磁場低減を目的として素子短辺長 0.32 μm の MTJ での toggle セル開発を行った。通常の toggle セルでは H_s が急激に減少するため十分に H_{dop} を低減することができなかった。軟磁性層を SAF と強磁性結合させた反転誘導 toggle セルでは、強磁性結合力を弱めるほど H_{dop} が低減し H_s が増大した。その結果書き込みマージンを保ったまま、ダイレクト反転によるエラーが許す範囲で自由に H_{dop} を低減することができた。SAF を多層化することで低い H_{dop} を保ったまま H_s が大幅に延伸され、 H_s 及び H_{dop} を独立して制御可能であることが示された。SAF 中の Ru を (001) 高配向化すること、磁性層から CoFe を除くことで H_{dop} ばらつきが低減された。高い H_s と低い H_{dop} 、低い H_{dop} ばらつきと H_s ばらつきによって、4 Mbit MRAM での書き込みマージンを確保しつつ、想定書き込み磁場 ($h_{\text{dop}} + 6\sigma_{h_{\text{dop}}}$) が 50 Oe を切るセルが得られた。

謝辞 本研究の一部は NEDO フォーカス 21 助成事業の一環として行われた。また NEC-東芝で共同開発した MRAM プロセスを使用している。

Fig. 10 Distribution of the spin-flop field for bit line and word line fields in MTJs. S2 and S3 with NM = Ta(6Å) are indicated by the closed and open circles, respectively.

References

- 1) T. Miyazaki and N. Tezuka: *J. Magn. Magn. Mater.*, **139**, L231 (1995).
- 2) W. J. Gallagher, S. S. P. Parkin, Y. Lu, X. P. Bian, A. Marley, K. P. Roche, R. A. Altman, S. A. Rishton, C. Jahnes, T. M. Shaw, and G. Xiao: *J. Appl. Phys.*, **81**, 3741 (1997).
- 3) D. Gogl, et al.: Digest of Technical Papers, *ISSCC*, p.902 (2005).
- 4) Y. Iwata, et al.: Digest of Technical Papers, *ISSCC*, p.136 (2006).
- 5) M. Durlam, et al.: *IEDM* Technical Digest, p.995 (2003).
- 6) T. Sugibayashi, et al.: *IEICE* Technical Report, ICD2006-12, p.61 (2006).
- 7) T. Sugibayashi, et al.: *A-SSCC*, 11.1 (2006).
- 8) M. Hosomi, et al.: *IEDM* Technical Digest, p.459 (2005).
- 9) B. N. Engel, J. A. Janeskey, and N. D. Rizzo: US Patent No. 6,633,498 B1 (2003).
- 10) C.-C. Hung, et al.: *Appl. Phys. Lett.*, **88**, 112501 (2006).
- 11) D. W. Abraham and D. C. Worledge: *Appl. Phys. Lett.*, **89**, 262505 (2006).
- 12) J. A. Janeskey, B. N. Engel, N. D. Rizzo, and J. M. Slaughter: US Patent No. 0,120,184 A1 (2004).
- 13) K. Shimura, et al.: *IEEE Trans. Magn.*, **42**, 2736 (2006).
- 14) S. Miura, et al.: *J. Magn. Magn. Mater.*, **310**, e933 (2007).
- 15) H. Fujiwara, S.-Y. Wang, and M. Sun: *Trans. Magn. Soc. Japan*, **4**, p.121 (2004).
- 16) Y. Fukumoto, H. Numata, K. Suemitsu, K. Nagahara, N. Ohshima, M. Amano, A. Asao, H. Hada, H. Yoda, and S. Tahara: *Jpn. J. Appl. Phys.*, **45**, No. 5A, p. 3829 (2006).
- 17) Y. Fukumoto, H. Honjo, C. Igarashi, T. Nagase, N. Ishiwata, S. Ikegawa, H. Yoda, and S. Tahara: *IEEE Trans. Magn.*, **42**, 2636 (2006).
- 18) H. -J. Kim, S. C. Oh, J. S. Bae, K. T. Nam, J. E. Lee, S. O. Park, H. S. Kim, N. I. Lee, U-In Chung, J. T. Moon, and H. K. Kang: *IEEE Trans. Magn.*, **41**, 2661 (2005).
- 19) T. Suzuki, Y. Fukumoto, and N. Ishiwata: *J. Appl. Phys.*, **101**, 023906-1 (2007).
- 20) Y. Fukumoto, T. Suzuki, and S. Tahara: *Appl. Phys. Lett.*, **89**, 061909 (2006).
- 21) R. Nebashi, T. Suzuki, K. Shimura, S. Saito, T. Honda, and N. Ishiwata: 30th Conference on Magnetism in Japan, 13AF-7 (2006).
- 22) Y. Fukumoto, et al.: *J. Appl. Phys.*, **99**, 08N905 (2006).
- 23) T. Suzuki, et al.: Digest of Technical Papers, *Symposium on VLSI Technology*, p.188 (2005).
- 24) iEXPO 2005, Tokyo big sight, Dec.7-9, (2005).

2006年10月17日受理 2007年3月19日採録