硝酸溶液を用いた Si 表面上への SiO₂ 酸化薄膜の 低温形成と酸化膜の電気特性評価

松本健俊・アスハ*・今村健太郎・小林 光

大阪大学産業科学研究所, CREST-JST ☎ 567-0047 大阪府茨木市美穂ヶ丘 8-1

(2008 年 3 月 13 日受理)

Low Temperature Formation of SiO₂ Thin Films by Nitric Acid Oxidation of Si and Electrical Characterization of the Film

Taketoshi MATSUMOTO, Asuha*, Kentaro IMAMURA and Hikaru KOBAYASHI

ISIR, Osaka University, CREST, Japan Science and Technology Organization, 8-1 Mihogaoka, Ibaraki, Osaka 567-0047

(Received March 13, 2008)

Formation of thin gate insulators with high electrical characteristics is a key technology to achieve high performance of semiconductor devices in the next generation. As for thin film transistors (TFTs) used in liquid crystal displays (LCDs), a new low temperature gate oxide formation technique is required to provide homogeneous gate insulators on rough poly-Si surfaces with substrate glass. We have developed two different methods for nitric acid oxidation of Si (NAOS) at 120°C : i) one-step NAOS using azeotropic nitric acid solutions (68wt%) to form ultrathin (i.e., ~1 nm) SiO₂ layers with an extremely low leakage current density, and ii) two-step NAOS using ~40 and 68wt% nitric acid solution to form thick (i.e., ≥10 nm) SiO₂ layers. A progress in the NAOS techniques is outlined in this report.

KEYWORDS : silicon, silicon oxide, nitric acid, insulating films, transistor

1. は じ め に

大規模集積回路 (LSI, Large Scale Integration) の微細化の過程で、トランジスタを構成するゲート絶縁膜の薄膜化が進んでいる。LSI の基本構造である金属-酸化膜-半導体電界効果トランジスタ (MOSFET, Metal-Oxide-Semiconductor Field Effect Transistor) は、Fig. 1 のような構造で、ゲート電極の電圧によりソース電極とドレイン電極の間に流れる電流を制御しており、デジタルデバイスではいわばスイッチのような役割をしている。本来は、ゲート絶縁膜を通して電流が漏洩してはならないが、絶縁膜の薄膜化に伴い、このリーク電流密度が増加している。これにより、デバイス動作が不安定になった

り、不能になったりする致命的な問題や、消費電力の増加という重大な問題が起きている。

液晶ディスプレイ (LCD, Liquid Crystal Display) に用いられている多結晶シリコン (poly-Si) 上に形成した薄膜トランジスタ (TFT, Thin Film Transistor) においても、ゲートリーク電流の低減に関する研究が盛んに行われている。poly-Si は、アモルファス Si (a-Si) のレーザーアニールにより形成するが、a-Si が結晶化する時に多くの結晶界や表面に凹凸 (リッジ) が生成し、この表面に均一な SiO₂ 薄膜を形成することは困難である。さらに、基板が低融点ガラスで 400°C 以下での低温酸化が必要のため、Si 単結晶上で一般的に用いられる熱酸化膜に匹敵する性能を容易には達成できない。現在は、TFT 用ゲート絶縁膜の形成に、低温で SiO₂ 薄膜を形成できる気相蒸着法 (CVD, Chemical Vapor Deposition) が用いられているが、十分なリーク特性を得るためには 50~100 nm の膜厚のゲート絶縁膜を必要としている。この原因

E-mail : tmatsumo@sanken.osaka-u.ac.jp

*現所属 : Chemistry & Environment Science College of Inner Mongolia Normal University, 295 Zhaowudalu, Hohhot 010022, China

Fig. 1. Structure of MOSFET.

Fig. 2. Phase diagram of nitric acid and water. Reprinted with permission from ref. 2. ©2003 by American Institute of Physics.

として、ポーラスな膜が堆積する、欠陥準位密度が高い、尖頭部では膜厚が薄くなる、プラズマダメージがある、Cの含有率が比較的高い、Si表面を直接酸化しているわけではないので界面準位密度が高いなどがあげられている¹⁾。そこで、良質なゲート絶縁膜を形成するために、新たな低温酸化膜形成法の開発が期待されてきた。

我々は、化学酸化膜に注目し、半導体工場で広く使用されている薬液の中で、硝酸、特に共沸硝酸を用いて形成されるSiO₂膜が良好な電気特性を示すことを見出した^{2,3)}。共沸硝酸とは、Fig. 2の硝酸水溶液の相図に見られるように、気体と液体の組成が等しく、沸点が最も高くなる組成の硝酸である²⁾。共沸硝酸の濃度は68 wt%で、沸点は121°Cである。本稿では、この共沸硝酸を用いたSi表面上への～1 nmの膜厚の極薄SiO₂薄膜の形成と、低濃度の硝酸と共沸硝酸を用いた二段階硝酸酸化法^{4,5)}による～10 nm以上の膜厚のSiO₂膜の形成に関する研究について紹介する。

2. 一段階硝酸酸化法を用いて形成した～1 nmの膜厚の極薄SiO₂膜

実験には、リンをドーパしたn-Si(100)ウェーハを用いた。Si(100)表面をRCA洗浄法⁶⁾により清浄化し、形成されたSiO₂膜を希フッ化水素酸水溶液によりエッチ

Fig. 3. Schematic model of <Al/SiO₂/Si(100)>MOS structure used for measurement of *I*-*V* and *C*-*V* curves and PMA treatment. Fig. 4. *I*-*V* curves for the <Al/1.4 nm-SiO₂/Si(100)>MOS diodes with the SiO₂ layer formed in 68wt% HNO₃ at 121°C: (a) before PMA. (b) after PMA at 200°C. The arrow indicates typical range of leakage current density for ~1.5 nm thermal oxide. Reprinted with permission from ref. 3. ©2002 by American Institute of Physics.

ングした後、68wt%の共沸硝酸溶液中121°Cで30分酸化した。この表面のX線光電子分光(XPS)スペクトルを測定すると、Si基板のSi⁰およびSiO₂薄膜のSi⁴⁺の二つのSi 2*p*のピークが観測された。これらのピーク面積の比から、この酸化膜厚は、1.4 nmと見積もられた^{3,7)}。酸化時間を10分から6時間まで変化させても膜厚が変化しなかったため、短時間で安定なSiO₂薄膜が生成したと考えられる²⁾。

この表面と裏面にFig. 3のようなAl電極を蒸着した後、<Al/SiO₂/Si(100)>MOSダイオードの電気特性を評価した。一段階硝酸酸化法により形成したSiO₂薄膜のリーク電流密度は、Fig. 4 (a)に見られるように、1 Vでは2 A/cm²で、800°C以上の高温で形成された同じ膜厚の熱酸化膜の値に匹敵した。さらに、<Al/SiO₂/Si(100)>MOSダイオード構造を5 vol% 水素中で加熱するPMA (Post Metallization Annealing) 処理をAl電極が極薄SiO₂膜と反応せずに最もリーク電流が低くなる200°Cで行った。この時、膜厚が1.3 nmと少し減少したが、Fig. 4 (b)のように、リーク電流密度が大幅に低減し、1 Vでは0.4 A/cm²であった^{3,8)}。これにより、1 V駆動のトランジスタなら、この硝酸酸化SiO₂薄膜がゲート絶縁膜として利用できる領域⁹⁾に達していることがわかった。

一段階硝酸酸化法により形成したSiO₂薄膜の電気容

Fig. 5. C-V curves for the $\langle \text{Al}/1.4 \text{ nm-SiO}_2/\text{Si}(100) \rangle$ MOS diodes with the SiO_2 layer formed in 68wt% HNO_3 at 121°C : (a) before PMA. (b) after PMA at 200°C . Reprinted with permission from ref. 3. ©2002 by American Institute of Physics.

量-電圧 (C-V) 曲線には, Fig. 5 (a) の A に見られるようなショルダーが現れた。これは, 価電子帯と伝導帯の間に界面準位があることを示している¹⁰⁾。界面準位の原因の一つとして, SiO_2 と Si の格子定数の違い等により生じる Si ダングリングボンドの存在が考えられている。PMA 後では, ショルダー A が消えており, Si ダングリングボンドが H 原子と結合し, 界面準位が消滅したと考えられる^{10, 11)}。これは, PMA によるリーク電流密度の減少の一原因と考えられる¹²⁾。また, 固定電荷は, 観測した C-V 曲線から求めたフラットバンド電位 (-0.3 V) と理論値 (-0.25 V , $n\text{-Si}$ と Al の仕事関数の差) の差より, 正の電荷で密度は 10^{11} cm^{-2} オーダーであることがわかった^{13, 14)}。

このように, 一段階硝酸酸化法を用いて, リーク電流密度の低い良質な極薄 SiO_2 膜を形成できる。近年, 高誘電体である Hf 酸化膜と Si 基板の界面に, 絶縁性の高い 1 nm 以下のパッファ膜を挿入する積層構造のゲート絶縁膜の研究が多く行われている。一段階硝酸酸化法を用いて形成した酸化膜が, このパッファ膜に適用できる可能性が高い。一方, 凹凸の大きい poly-Si 表面上に形成される TFT 用ゲート絶縁膜としては, 膜厚が不十分である。これは, 以下に示す二段階硝酸酸化法によって解決される。

3. 二段階硝酸酸化法を用いて形成した $\sim 10 \text{ nm}$ 以上の膜厚の SiO_2 膜

3.1 SiO_2 膜の形成と構造

濃度が 40wt% と 68wt% の硝酸を用いる二段階硝酸酸化法を用いると, 最も酸化膜の形成速度が大きくなることがわかった⁴⁾。Fig. 6 に共沸硝酸を用いての二段階目の硝酸酸化をガラス基板上の poly-Si 薄膜について 2, 3 および 5 時間行った後, 測定した XPS スペクトルを示

Fig. 6. Si 2p XPS spectra for the SiO_2 films formed by use of the two-step NAOS method on poly-Si. The thickness is calculated from the peak-area ratio of the poly-Si substrate to the SiO_2 film.

Fig. 7. TEM micrograph of a SiO_2 film formed on a poly-Si thin film by the two-step NAOS method at 121°C . B indicates crystal boundaries of poly-Si. Reprinted with permission from ref. 4. ©2006 by Elsevier B.V.

す。鋭いダブルレットピークは, poly-Si の $\text{Si } 2p_{3/2}$ と $\text{Si } 2p_{1/2}$ に, ブロードなピークは, SiO_2 膜の $\text{Si } 2p$ に帰属される。これらのピーク面積比から, 各酸化時間後の膜厚は, それぞれ, 8.6 nm , 11.8 nm および 18.7 nm と見積もられた。

Fig. 7 に, 二段階硝酸酸化法により形成した $\text{SiO}_2/\text{poly-Si}$ の断面 TEM 像を示す。硝酸酸化前の poly-Si には, a-Si をレーザーアニールにより熔融結晶化した際に生成した結晶界 (B) やリッジが観察された。二段階目の硝酸酸化を 100 分行った後には, このように凹凸のある poly-Si 表面上でも, $\sim 9 \text{ nm}$ のほぼ均一な膜厚の SiO_2 膜が形成されていることがわかった。一方, CVD 法により形成した SiO_2 膜は, 凸部の膜厚が薄くなる。また, 熱酸化膜が使用できたとしても, 均一な酸化膜の形成は難しいと考えられる。なぜなら, poly-Si 表面は結晶粒により結晶方位が異なり, 熱酸化法では酸化膜成長の面方位依存性があるからである¹⁵⁾。Si (111) 表面の方が Si (100) 表面より酸化膜の形成速度が 1.7 倍大きく, これは表面原子密度が異なるためと解釈されている。これに対し, 二段階硝酸酸化法では, Table 1 に示すように酸化膜の形成速度に面方位依存性はない⁴⁾。このように,

二段階硝酸酸化法は、粗面 poly-Si 上に均一な SiO₂ 膜を形成できることが明らかになった。

3.2 ～10 nm の SiO₂ 膜の原子密度

Fig. 8 に、*n*-Si(100) 表面上に二段階硝酸酸化法により形成した 9.3 nm の SiO₂ 膜のフーリエ変換赤外 (FT-IR) 吸収スペクトルを示す。～1250 cm⁻¹ と～1070 cm⁻¹ にピークが観測され、それぞれ Si-O-Si 非対称伸縮振動の LO, TO フォノンに帰属される。TO および LO フォノンの振動数 ν_{TO} および ν_{LO} は、それぞれ、以下の式で表される¹⁶⁾。

$$\nu_{TO} = \frac{1}{2\pi} \sqrt{2[\alpha \sin^2(\theta/2) + \beta \cos^2(\theta/2)]/m} \quad (1)$$

$$\nu_{LO} = \frac{1}{2\pi} \sqrt{2[\alpha \sin^2(\theta/2) + \beta \cos^2(\theta/2) + Z^2 \rho / \epsilon_{\infty} (2m + M)]/m} \quad (2)$$

ここで、 α と β は中心的と非中心的な力の定数、 θ は Si-O-Si の結合角、 m と M は Si と O の原子の質量、 ϵ_{∞} は真空の絶対誘電率、 Z は O 原子の運動により誘起される電荷量、 ρ は SiO₂ の原子密度である。 C を定数とすると式 (1) および式 (2) より、

$$C\rho = \nu_{LO}^2 - \nu_{TO}^2 \quad (3)$$

Table 1. Thickness of SiO₂ layers after two-step NAOS on *n*-type Si(100) and Si(111) surfaces. Reprinted with permission from ref. 4. ©2006 by Elsevier B.V.

substrate	oxidation time (h)	thickness of oxide (nm)
<i>n</i> -Si(100)～10 Ωcm	4	5.8
<i>n</i> -Si(111)～8 Ωcm	4	6.2
<i>n</i> -Si(100)～10 Ωcm	5	7.0
<i>n</i> -Si(111)～8 Ωcm	5	6.7

Fig. 8. FT-IR spectra of the SiO₂/Si(100) structure formed by the two-step NAOS method at 121°C : without and with PMA in 5vol% H₂ at 250°C. Reprinted with permission from ref. 1. ©2008 Elsevier B.V.

と表せる。ここで、40 nm の熱酸化膜で報告されている $\nu_{TO} = 1090 \text{ cm}^{-1}$ 、 $\nu_{LO} = 1260 \text{ cm}^{-1}$ および $\rho = 2.28 \times 10^{22} \text{ cm}^{-3}$ の値を用いると¹⁶⁾、硝酸酸化膜の原子密度は、PMA 前後でそれぞれ $2.30 \times 10^{22} \text{ cm}^{-3}$ および $2.32 \times 10^{22} \text{ cm}^{-3}$ と求められた。このように、二段階硝酸酸化により形成した SiO₂ 膜は熱酸化膜に匹敵する緻密な膜であった。また、水素中 PMA 処理には、界面準位を消滅させるだけではなく、SiO₂ 膜を緻密にする効果もあることがわかった。

3.3 ～10 nm の SiO₂ 膜の電気特性評価

n-Si(100) 表面上に二段階硝酸酸化法により形成した SiO₂ 膜を持つ <Al/9.3 nm-SiO₂/Si(100)>MOS ダイオード構造の電気特性を測定した¹⁾。SiO₂ 膜を流れるリーク電流密度は、Fig. 9 (a) に見られるように、1 V では、 10^{-8} A/cm^2 であった。しかし、5 vol% 水素中や 100 vol% 水素中で最もリーク電流密度が低くなる 250°C にて PMA を行うと、それぞれ、Fig. 9 (b) および (c) が示すようにリーク電流密度が、それぞれ、 $3 \times 10^{-9} \text{ A/cm}^2$ および $1 \times 10^{-9} \text{ A/cm}^2$ に低減した。このように、CVD 膜のリーク電流密度より小さく、熱酸化膜のリーク電流密度に匹敵するリーク特性が得られた。

二段階硝酸酸化により形成した SiO₂ 膜の *C*-*V* 曲線には、一段階硝酸酸化法により形成した SiO₂ 薄膜と同様にショルダー *C* が現れたが (Fig. 10 (a))、PMA により消失した (Fig. 10 (b))。これは、PMA によって Si ダングリングボンドから Si-H 結合が形成され、PMA によるリーク電流密度の減少の一原因になったと考えられる¹⁶⁾。また、固定電荷は、観測した *C*-*V* 曲線から求めたフラットバンド電位 (−0.55 V) と理論値 (−0.25 V, *n*-Si と Al の仕事関数の差) の差より、正の電荷で密度は 10^{11} cm^{-2} オーダーであることがわかった^{13, 14)}。

Fig. 9. *I*-*V* curves of the <Al/9.3 nm-SiO₂/Si(100)>MOS diodes with the SiO₂ layer formed by the two-step NAOS method at 121°C : (a) without PMA ; (b) with PMA in 5vol% H₂ at 250°C ; (c) with PMA in pure H₂ at 250°C. Reprinted with permission from ref. 1. ©2008 Elsevier B.V.

Fig. 10. C-V curves of the $\langle \text{Al}/9.3 \text{ nm-SiO}_2/\text{Si}(100) \rangle$ MOS diodes with the SiO_2 layer formed by the two-step NAOS method at 121°C : (a) with no PMA; (b) with PMA in pure H_2 at 250°C . Reprinted with permission from ref. 1. ©2008 Elsevier B.V.

4. 大型 TFT ガラスの硝酸酸化装置の開発

基礎実験の後、これらの硝酸酸化法が実際のデバイス作成に応用できるかを検討しなければならない。なぜなら、酸化膜の大面积での均一性及清浄性などが問題になりえるからである。そこで、 $32 \text{ cm} \times 40 \text{ cm}$ の大きさの TFT ガラス基板を NAOS 処理できる装置を開発し、LSI を形成できる $3 \times 10^9 \text{ atoms/cm}^2$ 以下の金属汚染のレベルを確保している。また、Fig. 11 に示したように、酸化膜厚も、一段階硝酸酸化後および二段階硝酸酸化後で、均一であることがわかった¹⁷⁾。

5. お わ り に

一段階硝酸酸化法により、Si 表面上にリーク電流密度の小さい $\sim 1 \text{ nm}$ の膜厚の極薄 SiO_2 膜を低温形成できる。また、二段階硝酸酸化法により、凹凸のある poly-Si 表面に $\sim 10 \text{ nm}$ 以上の均一な膜厚の SiO_2 膜も低温形成できる。いずれの SiO_2 薄膜も、水素中で加熱して界面準位の消滅や膜の緻密化を行うことにより、熱酸化膜に匹敵するまたはそれ以上の性能を示し、硝酸酸化膜をゲート酸化膜に応用することが可能であることが示された。

今後は、 SiO_2 膜の形成メカニズムを解明すると共に、よりリーク電流密度の低い SiO_2 膜をより高速に形成する条件を探索する予定である。また、ゲート絶縁膜には、リーク電流密度だけでなく、移動度 (μ) や閾値下特性 (S 値, sub-threshold swing) などの重要な性能の指標がある。今後、実際にトランジスタを試作し、多面的な評価を行う予定である。さらに、本稿では述べなかったが、ゲート絶縁膜の薄膜化と高品質化は、デバイスの駆動電圧の低減を可能とし、さらなる省電力化が期待で

Fig. 11. Thickness distribution of the SiO_2 layers formed on $32 \text{ cm} \times 40 \text{ cm}$ poly-Si substrate: (a) by use of one-step NAOS; (b) by use of two-step NAOS. Reprinted with permission from ref. 17. ©2008 Elsevier B.V.

きる。最適な新規回路の開発も含めて、試作 LCD による最終的な性能評価も行う予定である。

文 献

- 1) S. Imai, S. Mizushima, Asuha, W.-B. Kim and H. Kobayashi: Appl. Surf. Sci., in press.
- 2) H. Kobayashi, Asuha, O. Maida, M. Takahashi and H. Iwasa: J. Appl. Phys. **94**, 7328 (2003).
- 3) Asuha, T. Kobayashi, O. Maida, M. Inoue, M. Takahashi, Y. Todokoro and H. Kobayashi: Appl. Phys. Lett. **81**, 3410 (2002).
- 4) Asuha, S.-S. Im, M. Tanaka, S. Imai, M. Takahashi and H. Kobayashi: Surf. Sci. **600**, 2523 (2006).
- 5) Asuha, S. Im, M. Tanaka, S. Imai, M. Takahashi and H. Kobayashi: J. Appl. Phys. **85**, 3783 (2004).
- 6) W. Kern and D.A. Pluotinen: RCA Rev. **31**, 187 (1970).
- 7) F.J. Himpsel, F.R. McFeel, A. Taleb-Ibrahimi, J.A. Yarmoff and G. Hollinger: Phys. Rev. B **38**, 6084 (1988).
- 8) Asuha, T. Yuasa, O. Maida and H. Kobayashi: Appl. Phys. Lett. **80**, 4175 (2002).
- 9) A.I. Kingon, J.-P. Maria and S.K. Striffler: Nature **406**, 1032 (2000).
- 10) M. Depas, R.L. Van Meirhaeghe, W.H. Laflère and F. Cardon: Solid-State Electron **37**, 433 (1994).
- 11) M.L. Reed and J.D. Plummer: J. Appl. Phys. **63**, 5776 (1998).
- 12) T. Ono, Y. Egami, K. Kutsuki, H. Watanabe and K. Hirose: J. Phys.: Condens. Matter **19**, 365202 (2007).
- 13) D.K. Schroder: "Semiconductor Material and Device Characterization" (John Wiley & Sons, Inc. Hoboken, New Jersey, 2006).
- 14) S.M. Sze and K.K. Ng: "Physics of Semiconductor Devices" (John Wiley & Sons, Inc. Hoboken, New Jersey, 2007).
- 15) B.E. Deal: Solid State Sci. Technol. **125**, 576 (1978).
- 16) C. Martinet and R.A.B. Devine: J. Appl. Phys. **77**, 4343 (1995).
- 17) S. Mizushima, S. Imai, Asuha, M. Tanaka and H. Kobayashi: Appl. Surf. Sci. **254**, 3685 (2008).