高分子ゲート絶縁膜を用いたフレキシブル 有機電界効果トランジスタの作製*

金 永 龍^{*1}・落合 鎮康^{*1}・澤 五郎^{*1}・内田 悦行^{*1}
小嶋 憲三^{*1}・大橋 朝夫^{*1}・水谷 照吉^{*1}

Fabrication of Flexible Organic Field Effect Transistor Constructed with a Polymer Gate Dielectric Layer

Yonglong JIN^{*1}, Shizuyasu OCHIAI^{*1}, Goro SAWA^{*1}, Yoshiyuki UCHIDA^{*1},
Kenzo KOJIMA^{*1}, Asao OHASHI^{*1} and Teruyoshi MIZUTANI^{*1}

^{*1}Dept. of Electrical Eng., Aichi Inst. of Tech., Yakusa-cho, Toyota 470-0392, JAPAN

(Received November 10, 20005, Accepted February 11, 2006)

We have fabricated organic field effect transistors constructed with pentacene active layers grown by vacuum deposition, polycarbonate (PC) gate dielectric layers fabricated by spin-coating and polyethylene naphthalate thin films used as substrates. The surface morphology of PC thin films was observed by atomic force microscopy (AFM). It was confirmed that the surface morphology of PC thin films had smoothness at a molecular level, although there was a problem to keep a balance between insulation property and smoothness of the surface. From the performance of the obtained organic field effect transistor, the carrier mobility was estimated to be $0.7 \times 10^{-3} \text{ cm}^2/\text{Vs}$, the on/off ratio to be 10^2 and the sub threshold voltage to be 32 V.

1. はじめに

近年、有機トランジスタはシリコン半導体に比べ、フレキシブル、低コスト、大面積化、作製プロセスの簡単さなどの特性を持つことから、盛んに研究されている¹⁻⁷⁾。

有機トランジスタは MIS (Metal-Insulator-Semiconductor) 構造をもつことで、ゲート絶縁膜を介して半導体にかけた電界によりゲート絶縁膜・半導体界面に電荷の蓄積層または空乏層が形成され、ソース・ドレイン電極間のチャネル部分のコンダクタンスが変化することで動作する。線形領域及び飽和領域におけるドレイン電流の式をそれぞれ式(1)、(2)に示す。

$$I_d = \frac{W}{L} \mu C_i \left[(V_g - V_t) V_d - \frac{1}{2} V_d^2 \right] \quad (1)$$

$$I_d = \frac{W}{2L} \mu C_i (V_g - V_t)^2 \quad (2)$$

ここで、 W はチャネル幅、 L はチャネル長、 C_i はゲート絶縁膜の単位面積あたりの静電容量、 μ はキャリア移動度、 V_t はゲート閾値電圧である。

有機トランジスタの活性層には低分子系と高分子系がある。代表的なものとして、低分子系にはペンタセン、フタロシアニン系などがあり、高分子系にはポリフルオレン、ポリ(3-ヘキシルチオフェン) (P3HT) などがある。低分子系で、これまで一番高い移動度が報告されたのはペンタセンの $3 \text{ cm}^2/\text{Vs}$ である⁸⁾。ペンタセン分子は平面的でかつ直鎖的であるため、分子の長軸が直立した形で基板面上と平行方向に積層し、配向することで、分子間の π - π スタッキングの形成によるキャリア移動が起こりやすい。また、基板表面処

理によりペンタセン結晶が大形化することで、より高い移動度が期待される。

一方、高分子系の材料は溶液プロセスにより容易に膜が形成できることで、印刷技術による低コスト、大面積化が実現できるというメリットがあるが、高分子系材料では分子の無秩序さがキャリア移動度を小さくする要因となる。したがって、高分子系材料においては、分子間の規則性を持たせることでより高い移動度を実現するための探索が必要である。

絶縁層には従来、酸化膜を使うことが主流であるが、近年は高分子材料を使うことも多くなっている。すでに、ポリイミド (PI)⁶⁾、ポリメタクリル酸メチル (PMMA)⁹⁾、ポリビニルアルコール (PVA)¹⁰⁾などを絶縁層に用いたトランジスタの報告がある。また、基板にも高分子材料のポリエチレンテレフタレート (PET)、ポリエチレンナフタレート (PEN)などを使い、有機トランジスタの透明性、フレキシブルな特性を生かすことができ、光エレクトロニクスへの応用が期待される。本研究では、ペンタセンを活性層とし、ポリカーボネート (PC) を絶縁層、PENを基板とする透明で、フレキシブルなトランジスタを作製し、その性能を評価する。

2. 実験方法

本研究ではボトムコンタクト構造のトランジスタを作製し、性能評価する。有機電界効果トランジスタ (OFET) の構造図および電気特性の測定回路図を Fig. 1 に示す。作製手順として、はじめに PEN 基板上にゲート電極を真空蒸着法によりシャドーマスクを使って蒸着する。次にクロロフォルムを溶媒とした6.7%の PC 溶液を用い、スピンコート法により6000 rpm、10秒で PC 膜を作製する。PC 膜上にシャドーマスクを使ってチャネル長: 100 μm 、チャネル幅: 2 mm のソース・ドレイン電極を真空蒸着法により作製し、最後に真空蒸着法によりペンタセンを蒸着する。ペンタセンの

* 平成17年11月10日 第46回真空に関する連合講演会で発表

^{*1} 愛知工業大学電気工学科 (〒470-0392 豊田市八草町1247)

Fig. 1 Sample structure and electrical circuit for the transistor measurement.

Fig. 2 AFM images of the surface of the PC thin films.

蒸着条件として、蒸発源温度：210℃、基板温度：70℃、蒸着時間：2時間にし、蒸着後にアニール処理を2時間施した。作製されたペンタセン薄膜の形態と配向をX線回折装置（XRD）〔島津製作所製〕、原子間力顕微鏡（AFM）〔NV-2000型オリンパス製〕で検討した。また、FETの I_D - V_D 特性を評価し、キャリア移動度を見積もった。

3. 実験結果及び検討

Fig. 2に0.67%のPC溶液と6.7%のPC溶液を用いて作製したPC膜表面のAFM像を示す。0.67%のPC溶液で作製したPC膜では、表面が分子レベルで平滑である。しかし、膜厚が70 nm以上にできないため、絶縁層上にAu電極が蒸着されるときに熱で破壊される。素子の作製には、6.7%のPC溶液で作製したPC膜を用いた。**Fig. 2(b)**から分かるように、6.7%の溶液で作製したPC膜では表面平滑さが悪くなり、表面に凹凸が現れる。これらの凹凸はキャリアの

Fig. 3 XRD profile (a) and AFM image (b) of the pentacene thin film evaporated on a PC thin film at 25°C.

Fig. 4 XRD profile (a) and AFM image (b) of the pentacene thin film evaporated on a PC thin film at 70°C and annealed at 70°C for 2 hrs.

トラップサイトとなり、電流を小さくする要因となる。今後絶縁層表面の平滑さを改善していく必要がある。

Fig. 3~4にPC膜上に異なる条件下で作製されたペンタセン膜のXRDプロフィールおよびAFM像を示す。XRDプロフィールにおいて、いずれの膜もペンタセン結晶の

Fig. 5 Transistor characteristics of the organic field effect transistor.

(001)面の回折ピークが現れることから、ペンタセン分子がc軸配向していることが分かる。AFM像から、70°Cの基板温度で蒸着後、2時間アニール処理されたペンタセン薄膜で、結晶成長が確認される。しかし、最大の結晶が $2 \times 3 \mu\text{m}$ で、チャネル長の $100 \mu\text{m}$ に比べると小さい。この場合、キャリアが結晶界面でトラップされ、移動度が小さくなることが推察できる。この解決には、チャネル長を $2 \mu\text{m}$ 以下に微細化するかあるいは $100 \mu\text{m}$ 以上の大きな結晶を作る必要がある。

Fig. 5にPEN基板上に作製されたFETの I_D - V_D 特性を示す。典型的なFET静特性が得られた。見積もられた移動度は $\mu = 0.7 \times 10^{-3} \text{ cm}^2/\text{Vs}$ 、閾値電圧は $V_{\text{TH}} = 32 \text{ V}$ 、ON/OFF比は 10^2 である。電流の値がまだ小さいが、これはゲート絶縁層の界面平滑度や、電極からのキャリア注入効率の不十分さに関係すると考えられる。したがって、絶縁層・活性層界面の改善などにより、より高い移動度やON/OFF比が期待される。

4. ま と め

PC膜上で高配向性のペンタセン結晶が得られた。また、ゲート絶縁層にPC膜、活性層にペンタセンを用いて作製したOFETで、典型的なFET静特性が得られた。見積もられた移動度が $\mu = 0.7 \times 10^{-3} \text{ cm}^2/\text{Vs}$ 、閾値電圧が $V_{\text{TH}} = 32 \text{ V}$ 、ON/OFF比が 10^2 になる。実用的には、 μ が $1 \text{ cm}^2/\text{Vs}$ 以上、 V_{TH} が 0 V 、ON/OFF比が 10^6 以上必要である。これらの値と得られた値の比較から、作製されたOFETの性能が低いことが分かる。これらの値の改善には、ゲート絶縁層表面の平滑化をすること、電極からのキャリア注入を増大することが重要である。したがって、絶縁層・活性層界面の改善、注入量の増大により、OFF電流が十分小さく、高移動度、高いON/OFF比が期待される。

今後の課題として、絶縁層・活性層界面の改善、電極の作製法、活性層の改善などにより、より大きな移動度、高いON/OFF比をもつOFETの作製の実現を目指す。また、安価、大面積などを実現するため、活性層の溶液プロセスによる作製技術を確立する必要がある。

謝辞

本研究は、文部科学省私学助成学術フロンティア事業「21世紀を支えるための材料の開発—環境，エネルギー，情報に資する材料開発のための基礎研究—」（平成14～18年度）の研究の一環として行われたものである。

〔文 献〕

- 1) M. Yoshida, E. Uemura, S. Hoshino, N. Takada, T. Kodzasa and T. Kamata: Jpn. J. Appl. Phys., **44** (2005) 3715.
- 2) A. Zen, J. Pflaum, S. Hirschmann, W. Zhuang, F. Jaiser, U. Asawapirom, J. P. Rabe, U. Scherf and D. Neher: Adv. Funct. Mater., **14** (2004) 757.
- 3) J. Lee, K. Kim, J. Kim, S. Im and D. Jung: App. Phys. Lett., **82** (2003) 4169.
- 4) H. Klauk, M. Halik, U. Zschieschang, F. Eder, G. Schmid and C. Dehm: Appl. Phys. Lett., **82** (2003) 4175.
- 5) 安田 剛, 筒井哲夫: 応用物理, 第74巻, 第9号 (2005) 1196.
- 6) Y. Kato, S. Iba, R. Teramoto, T. Sekitani and T. Someya: Appl. Phys. Lett., **84** (2004) 3789.
- 7) T. Sekitani, S. Iba, Y. Kato and T. Someya: Jpn. J. Appl. Phys., **44** (2005) 2841.
- 8) H. Klauk, M. Halik, U. Zschieschang, G. Schmid and W. Radlik: J. Appl. Phys., **92** (2002) 5259.
- 9) J. Puigdollers, C. Voz, A. Orpella, R. Quidant, I. Martin, M. Vetter and R. Alcubilla: Organic Electronics, **5** (2004) 67.
- 10) Sung HunJin: SMDL Annual Report 2003.