Bosch 型エッチャーによるシリコン深掘り技術

野 沢 善 幸^{*1}

Advances in Deep Silicon Etch Processing Using Bosch Process

Yoshiyuki NOZAWA^{*1}^{*1}Process Department, Micro Technology Division Sumitomo Precision Products Co., Ltd.
1-10 Fuso-cho, Amagasaki, Hyogo 660-0891, Japan

(Received September 14, 2009, Accepted April 3, 2010)

Deep Reactive Ion Etching¹⁻³⁾ is well established as a commercial technique for forming Micro-Electro-Mechanical Systems (MEMS) devices. Over the last decade, development work has led to increases in silicon etch rate of an order of magnitude while requirements for etch depth uniformity and profile control have become more stringent as the wafer size has increased from 3 inch up to 200 mm.

Many MEMS devices are still etched on 150 mm wafers, while most IC devices requiring Chip Scale Package (CSP) or other processing relating to Advanced Packaging will be manufactured on 200 mm wafers with planned moves to 300 mm wafers in progress or imminent.

This paper describes the leading edge technology of Deep Si RIE including high rate etching and Through Silicon Vias (TSVs) hole formation on wafers up to 300 mm in diameter.

1. はじめに

シリコン深掘り技術は、シリコン MEMS (Micro-Electro-Mechanical Systems) デバイスの発展の駆動力となり、さらに近年の MEMS デバイスの民生機器分野への普及に伴い、その量産展開に必要な基本技術となっている。

MEMS デバイスの量産化のためには高精度、高スループット、高信頼性が必須であり、これらの要求が、シリコン深掘り技術をさらに高度に洗練されたものに進化させてきた。近年、3 次元実装において、配線長短縮の観点から導入が必須と考えられている TSV (Through-Silicon-Via) エッチング技術にもシリコン深掘り技術の適用が検討されている。

本稿ではシリコン深掘り技術として、既に MEMS では標準となっているスイッチングプロセス (ボッシュプロセス) を取り上げ、種々の MEMS アプリケーション、TSV アプリケーションへ展開する上で、要求される性能とそれに対する最適なソリューションについて、これまでの MEMS 量産ラインで培われた実績を元に述べる。

2. ボッシュプロセスと ASE プロセス

2.1 ボッシュプロセス¹⁾

シリコン MEMS 製造プロセスは、習熟された技術である半導体製造プロセス (酸化・拡散、フォトリソ、エッチング、成膜等) の基本要素技術に、MEMS 特有の要素技術を付加することにより、シリコン基板上にセンサーや機械的スイッチ、駆動部などを作り込むものである。機械的な動作をさせるため、厚い構造物が必要となる場合が多く、速い加工速度 (エッチング速度)、高いマスク選択比、高精度な加工が要求される。

シリコンプラズマエッチングにおいては、その取り扱いの

容易さ、エッチング速度の速さから、通常 CF_4 や SF_6 のようなフッ素を含むガスが用いられるが、プラズマ内で生成されたフッ素ラジカル (F ラジカル) とシリコンの反応は自発的であるため等方的にエッチングが進み、そのままではマスク通りの加工 (異方性加工) が出来ない。

—100°C 程度の低温でエッチングを行うと、自発的反応を抑え異方性が向上するが²⁾、そのためには液体窒素による基板冷却が必要で、装置の複雑化、維持管理費が増大する。より簡単に異方性加工を実施する方法として、適当なガスを添加してエッチング側面を耐エッチング性の高い材料で覆う方法があるが³⁾、この方法では被エッチング面にもエッチング阻止層が形成されるためエッチング速度が低下し、深溝加工には大きな問題となる。

この様な状況の下、阻止層生成と、シリコンエッチングを交互に繰り返すプロセスが独口バート・ボッシュ社により開発され深溝加工が容易になった。

ボッシュプロセスと呼ばれるこのプロセスは Laermer と Schilp により発明された特許に基づいており、エッチングステップ (SF_6 プラズマ) とパッシベーションステップ (C_4F_8 プラズマ) を交互に行ってシリコンをエッチングする。このプロセスの概略を Fig. 1 に示す。

まずパッシベーションステップでは CF 系重合膜がマスクを含めて全面に等方的に堆積される (Fig. 1(a))。

次にエッチングステップでは基板にバイアスを印加しておくため、まず、エッチングされるパターンの底部の重合膜はイオンによるエッチングで除去されるが (Fig. 1(b))、イオンの方向性のため、側壁の重合膜は除去されずに残る。その後、エッチングパターン底部の露出したシリコンのみが F ラジカルによりエッチングされる。以上のシーケンスが繰り返されてアンダーカットの無い異方性エッチングができる (Fig. 1(c))。

2.2 ASE (Advanced Silicon Etch) プロセス⁴⁻⁶⁾

当社子会社である SPTS (SPP Process Technology Sys-

^{*1} 住友精密工業株式会社 マイクロテクノロジー事業部 プロセス部 (〒660-0891 兵庫県尼崎市扶桑町 1-10)

Fig. 1 Schematic view of Bosch Process.

Fig. 2 Profile of ASE™ (Advanced Silicon Etch).

tems) 社は、ボッシュ社と共同開発したこのプロセスに、独自の技術を付加し、安定性、応用性、汎用性の高いプロセスとして完成させ、ASE: Advanced Silicon Etch として商標登録し、世界で初めてボッシュプロセス用の装置を提供した。現在では SPTS 社及び当社の 2 ヶ所で ASE 装置を製造している。

Fig. 2 に ASE プロセスの構成を示す。

ASE プロセスは、特許技術である SOI (Silicon on insulator) ノッチコントロール技術⁷⁾や高アスペクト比エッチングプロセス技術 (パラメータランピング⁸⁾、マルチフェーズプロセス) に加え、高い冷却性能を持ち、ガラス張り合わせ基板の吸着、脱離も可能な静電チャック: DC-ESC (Direct cooling electro static chuck) や、高レートスイッチングプロセス条件で、数%の開口率でも終点検知可能な発光分光式エッチング終点検知システムを搭載可能で、シリコン MEMS 製造技術のスタンダードとして広く全世界で採用されている。

3. ASE プラズマエッチング装置 (ASE-HRMX, ASE-PEGASUS)

ボッシュプロセスに適したプラズマソースとして、エッチング速度を確保するための高分解・高密度のプラズマが得られ、且つパッシベーションにおいては低分解から高分解までの制御性の良い条件設定ができる誘導結合型プラズマ (Inductively Coupled Plasma: ICP) を用いている (Fig. 3)。

装置構成は、プラズマ発生室の外壁を誘電体で覆い、その外周にアンテナコイルを配置する。アンテナコイルに高周波

Fig. 3 Schematic of ASE-HRMX Process chamber.

電力を印加することにより、内部に発生する高周波磁界を利用し、プラズマを発生させる。比較的簡単な構造で高密度プラズマの生成が可能である。基板保持方式は静電チャックまたはメカニカルクランプによる方式があり、ウェーハにバイアス電位を与えるために下部電極にも高周波電力を印加している。

ASE-HRMX 装置では反応室の上部に誘導結合型のプラズマ発生室を設け、効率的に高密度プラズマを作ってエッチングに必要な F ラジカルを生成し、ダウンストリームにあるウェーハまで効率的にラジカルを輸送することにより高速エッチングを実現している。同時に独自の機構によりイオンの入射エネルギーを減衰させ、側壁保護に有害な過度のイオン量を制御することにより、高いマスク選択比、高いエッチング速度で良好な形状のエッチングを達成した。またチャンバ各部を効果的に温度制御し、量産時のエッチレートのドリフトを最小限に抑えている。

ASE-PEGASUS 装置は、200 mm ウェーハでの量産に対応したシリコン深掘り装置として開発されたものである。その特長は、エッチング形状の優れた面内均一性で、プラズマ密度測定でもその均一性の良さを確認している。また、エッ

チング速度や選択比も ASE-HRMX 装置以上の性能を有しており、大口径ウェーハで且つエッチング形状の均一性が非常に重要なアプリケーションにも対応している。

4. 高アスペクト比エッチングへのアプローチ

近年の MEMS アプリケーションにおける高精度加速度センサ、アクチュエータ等の性能向上に対しては、より高アスペクト比（エッチング深さ/エッチング寸法）の加工技術が要求され、TSV アプリケーションにおいてもアスペクト比 15 以上を要求されることが多い。Fig. 4 に高アスペクト比パターンのエッチングの例を示す。アスペクト比が高くなるにつれ、トレンチ先端での先細りの形状になる場合が多い。この要因の一つとしては、エッチングパターンの高アスペクト比化が進むと、トレンチが細孔と考えられ、そのコンダクタンスが低下し、トレンチ底面へのエッチング種の輸送や、反応性生物の放出が悪くなるためと考えられる。

これを解消するには、一般的にプロセス圧力を低下させることやバイアス電力を上げることが考えられる。しかし、一方で低圧力にするとラジカルの量が減少するためエッチング

速度が低下し、高バイアス電力化により入射イオンのエネルギーが増大するためマスク選択比の低下が起こる。

高アスペクト比エッチングにおいて、エッチング速度、マスク選択比の低下を抑えて良好なエッチング形状を達成する

Fig. 4 Trench closes-up at high aspect ratio features, 0.8 μm width and 58 μm depth.

(a) Over view, (b) Magnified view around trench top, (c) Magnified view around trench bottom.

Fig. 5 Concept of parameter ramping.
(a) Normal process, (b) Parameter ramping.

Fig. 6 SEM Photographs of Silicon trench.
(a) Normal process, (b) Low pressure process, (c) Parameter ramping process.

エッチング幅 : $0.8\ \mu\text{m}$
 エッチング深さ : $53.2\ \mu\text{m}$
 アスペクト比 : 66.5
 マスク(酸化膜)選択比 : 60

Fig. 7 High aspect ratio etching profile with features $0.8\ \mu\text{m}$ width and $53\ \mu\text{m}$ depth.

ためには、パラメータランピング⁸⁾が有効である。Fig. 5 にそのコンセプトを示す。通常のプロセスでは、プロセス中にプロセスパラメータは一定である (Fig. 5(a))。パラメータランピングでは時間とともにプロセスパラメータを変化させ、常に最適な条件でエッチングを行う (Fig. 5(b))。Fig. 6 にパラメータランピングの適用例を示す。通常の圧力ではトレンチの先端が細くなる (Fig. 6(a))。先細り形状は圧力の低圧力化で改善するが、マスク選択比、及びエッチング速度は大きく低下する (Fig. 6(b))。通常の圧力条件から低圧力条件のランピングプロセスによりマスク選択比を維持し、エッチング速度を大きく低下させずに形状の改善を達成できた (Fig. 6(c))。Fig. 7 にはパラメータランピング技術を採用した高アスペクト比エッチングの結果を示す。アスペクト比 : 66.5, マスク選択比 : 60 という非常に高い選択比で高アスペクト比エッチングが達成できている。

5. 側壁粗さ低減へのアプローチ

5.1 高速スイッチング対応システムの適用

ボッシュプロセスでは F ラジカルによるシリコンの等方的高速エッチングと CF 系ガスをを用いたコンフォーマル CVD (Chemical vapor deposition) の繰り返しにより、シリコンの高速深掘りエッチングを可能としている。しかし、1 ステップの間は等方的にエッチングが進行するため、エッチング側壁にはスキャロップ (Scallops) と呼ばれる貝殻状の形状が見られる (Fig. 8)。

パワーデバイスや、シリコン貫通電極形成プロセス等のように、後工程において埋め込み工程がある場合、もしくはミラーデバイス等のアプリケーションにおいては Scallops の低減が重要である。この側壁形状の Scallops の大きさは、スイッチングの時間が短いほど低下するが、同時にシリコンのエッチング速度も低下する (Fig. 9)。我々は、スイッチング時間の短縮に伴うエッチングレート低下は、エッチング/パッシベーション切り換え時のプロセスガス置換やプラ

Fig. 8 Scallops.

Fig. 9 Plot of scallop size and Si etch rate as a function of total cycle time.

ズマのマッチングが十分にできていないことが主な要因と考え、下記の改良を行った。

- ① 高速応答性 MFC (Mass flow controller) の採用
- ② プロセスガス供給システムの改良
- ③ 高速応答性 APC (Adaptive pressure control) バルブの採用
- ④ 高速スイッチングに対応可能なマッチングシステム

Fig. 10 に高速スイッチング対応ハードウェアでの低 Scallops プロセス性能を示す。Fig. 10(a) はエッチング断面形状を、Fig. 10(b) はエッチング側壁面の粗さ (Scallops) を、AFM により測定した結果を示す。

エッチング速度が $3.4\ \mu\text{m}/\text{min}$ の条件でエッチング深さ $100\ \mu\text{m}$ の場合において、エッチング側壁面の側壁粗さ (Scallops) は $8.9\ \text{nm}$ (RMS) という低 Scallops の結果が得られている。

5.2 パラメータランピング技術を用いたマスクアンダーカットの低減

トレンチパターンのエッチングにおいて、マスクの初期幅に対しエッチング後のトレンチ幅が広がる場合、この内側に後退したエッチング幅をマスクアンダーカットと呼んでいる。

先に述べたようにボッシュプロセスは F ラジカルによるシリコンの等方的エッチングステップを含むので、このマスクアンダーカットが発生しやすい。Fig. 11 にパラメータランピング技術を用いたこのマスクアンダーカット、及び Scallops (側壁荒さ) の改善例を示す。

Fig. 11(a) は通常のスイッチング条件でエッチングした場

Fig. 10 Etching results with high speed switching.
(a) SEM Picture of etching pattern. (b) AFM profile along sidewall.

Fig. 11 Sidewall profile around trench top.
(a) Without parameter ramping. (Normal process), (b) With parameter ramping.

合のトレンチ上部の拡大 SEM 写真を示す。上述のマスクアンダーカット、Scallops が見られる。Fig. 11(b)はエッチング開始時点では、Fig. 11(a)と比較して、側壁保護を強化する条件（例えば C_4F_8 流量を多く設定）を適用し、マスク直下のサイドエッチングを防止させている。その後ランピング技術を使って側壁保護の強さを少しずつ低減させ、エッチング速度の大きな低下を回避している。

6. SOI ノッチレスプロセス

シリコン深掘りエッチング後に酸化膜を犠牲層としてシリコン構造体をリリースする様な MEMS アプリケーションにおいては、SOI 基板の酸化膜上にあるシリコンの貫通エッチングプロセスが必須となる。

この場合、デバイス特性に影響を及ぼすシリコン加工精度の確保のため、酸化膜界面におけるノッチング形状は避けなければならない最重要項目である。

またシリコン貫通電極形成プロセスにおいても、ウエハプロセス完了後、サポートウエハに貼り付けた研磨後のチップを裏面からエッチングし、絶縁層或いは Al のボンディングパッドまで貫通するプロセス（ピアラスト、裏面ピアプロセス）があり、シリコンをオーバーエッチングしている際に発

生しやすいノッチング形状を防ぐ必要がある。**Fig. 12**にノッチングの発生メカニズムと実例を示す。

ノッチングの発生は、エッチングがシリコン層からストップパー層（酸化膜層）に到達した時に、酸化膜界面で正イオンが蓄積（チャージアップ）し、次に入射してくる正イオンが静電偏向によりトレンチ側壁をエッチングするために生じると考えられている⁹⁻¹¹。

SOI アップグレードシステムは、酸化膜界面でのチャージアップを抑えるハードウェアで、試料台に印加するバイアスを工夫することでこのチャージアップ現象を緩和し、トレンチ側壁のノッチングを防いでいる¹²。

高アスペクト比パターンにおいては、トレンチパターンでは底面の酸化膜界面のチャージは抜けにくいこともありノッチングは発生しやすい。一方、残しパターンではノッチングはエッチング形状に大きな影響を及ぼす。

Fig. 13には高アスペクト比トレンチ構造の SOI エッチング結果を、**Fig. 14**には高アスペクト比柱状パターンの SOI エッチング結果を示す。SOI アップグレードシステムの適用により、双方の結果共ノッチの無い良好な結果が得られている。

Fig. 12 (a) Formation mechanism of notch. (b) Typical example of notch.

Fig. 13 High aspect ratio SOI etching profile for trenches. Minimum features sizes are $3\ \mu\text{m}$ width and $100\ \mu\text{m}$ depth. (a) Overview, (b) Magnified view around Si-SiO₂ interface.

Fig. 14 High aspect ratio SOI etching profile for pillars. Minimum features sizes are $10\ \mu\text{m}$ diameter and $100\ \mu\text{m}$ depth.

7. シリコン深掘り技術によるシリコン貫通ビア形成

次世代 LSI においては、さらなる高集積化に加え高性能化、高速化の要求に答えるべく、**Fig. 15**に示すように複数のシリコンチップを積層させ、そのシリコンチップに直接貫通孔を形成し、チップ間の接続を行う、シリコン貫通ビア (TSV) による配線形成技術が不可欠とされている。貫通

電極形成方法は、各種シリコンデバイスチップに直接貫通孔を垂直に開け、絶縁層の埋め込み、バリア層、電極埋め込み用のシード層の形成、配線材料の埋め込みの工程になる。

7.1 TSV 用ビアホール形成のためのシリコン深掘り技術

配線埋め込みのためのシリコン貫通ビア形成技術においては、高速での加工を、均一、高精度に実施する技術が必要である。ボッシュプロセスを元に、シリコン MEMS 市場で長年培われた技術を盛り込んだ ASE (Advanced Silicon Etch) は、TSV プロセスへ展開する上での各種要求について最適なソリューションを具備している。

TSV 工程には、トランジスタ形成工程の前に貫通ビア形成を行うビアファースト、トランジスタ形成後に行うビアラスト等があり、種々の工程でビア径や深さは異なる。その上でシリコン深掘り技術を TSV に適用する場合の一般的に要求される項目を **Table 1** にまとめる。

特に高エッチレートはスループットに直接影響し、ホール側壁角度の制御、及びスムーズな側壁形状は、後工程での絶縁膜埋め込み性能に影響するため、より高い性能が要求される。

7.2 TSV 埋め込み例

Fig. 16に実際にビアのパターンを ASE プロセスでエッチングし、絶縁層を埋め込み後、下記手順で Cu を埋め込んだ例を示す。

Fig. 15 (a) Schematic view of TSV Vias are etched Through substrates then metallized to form inter-layer. (b) Example of via etching profile with Features 60 μm diameter etched to a depth of 200 μm .

Table 1 The process stages required to form a through wafer interconnect

<ul style="list-style-type: none"> 高エッチレート ホール側壁角度の制御 Tilting 形状の改善 高アスペクト比プロセス より滑らかな側壁形状 マスクアンダーカットの抑制 	<ul style="list-style-type: none"> 酸化膜界面のノッチ量の制御 (酸化膜までの Si 貫通プロセス) 300 mm 対応 DRIE 薄いウエハの搬送 貼り合わせウエハ (ガラス基板), 裏面保護ウエハ (テープ等) 対応.
--	--

Fig. 17 ASE tool for 300mm wafer.
(a) Front view, (b) Back view.

Fig. 16 A SEM showing 50 μm , 40 μm , 30 μm , 20 μm and 10 μm Vias etched using the ASE™ process and filled with copper.

Fig. 18 Characterization : Etch Rate uniformity.

- 1) バリアメタルとして Ti (50 nm), シード層の Cu の密着性あげるために Cu (100 nm) を PVD で成膜
- 2) シード層 : Cu (300 nm) を MOCVD で成膜
- 3) Cu を充填めっき
ボッシュプロセスで見られるエッチング側壁の Scallops があっても特に問題無く, 最小で 10 μm 径のビアにも良好な埋め込みができることを確認した。

7.3 300 mm 対応プラズマソース

シリコン深掘り技術を TSV に適用する上で, 要求される項目に 300 mm ウエハ対応装置がある。

当社は MEMS 市場で実績のある 200 mm までのシリコン深掘りエッチング用プラズマソースをもとに, 300 mm 対応シリコン深掘りエッチング装置 (PEGASUS-300) を開発, 2008年に発表した。 **Fig. 17**に装置概観図を示す。

独自のプラズマソースコンセプトにより, 300 mm ウエハ全域に渡って均一なイオン密度分布を達成できるとともに, 中性ラジカル種の供給量もコントロールし, エッチング露出面積に依存するローディング効果を抑制可能である。

Fig. 18は 50 μm 径ビアのエッチング速度面内分布を, 各種のプロセス条件での測定したものである。

Fig. 19 Etch uniformity over a 300 mm wafer.

プロセス設定条件の適正化により、面内均一なエッチング速度分布から、ウェハ中央部のエッチング速度が早い分布、遅い分布まで自在にコントロール可能である。

Fig. 19は300 mm ウェハにおける、50 μm 径ビアのエッチング速度均一性である。プロセス条件を適正化した結果、エッチング速度は約12 $\mu\text{m}/\text{min}$ 、均一性は $\pm 2.5\%$ と、高いエッチング速度で良好な面内分布を達成している。

また、エッチング断面形状についても、ウェハ中央部から外周部に渡り、垂直形状が均一に再現できている。

8. ま と め

ボッシュプロセスを用いたシリコン深掘り技術について、当社の技術を中心に述べてきた。

MEMS デバイスや TSV アプリケーションの用途は大きく広がっているが、技術トレンドの移り変わりは激しく、新規デバイスをいかにタイムリーに市場に提供するかが需要であると考えられる。

従って、それらの要素開発について要する時間は最小にすることが重要と思われる。

住友精密ではシリコン深掘り技術を中心に、長年蓄積した実績をもとに豊富なプロセスライブラリを持ち、国内半導体及び MEMS ユーザー各社の極めて多種多様なご要望に迅速に対応するためのシステムを構築している。

今後も様々なアプリケーション開発・装置開発を通して益々、多用途に広がる MEMS デバイス開発や TSV アプリケーションに対し、早期に対応できる手段を提供できると考えている。

〔文 献〕

- 1) F. Laermer and A. Schilp: *Method for anisotropically etching silicon*, German patent DE4241045, 1992.
- 2) E. H. Klaassen, K. Petersen, J. M. Noworolski, J. Logan, N. I. Maluf, J. Brown, C. Storment, W. McCulley and G. T. A. Kovacs: *Proc. Transducers'95, Stockholm, Sweden*, 1995, pp. 556-559 "Silicon fusion bonding and deep reactive ion etching; a new technology for microstructures",
- 3) J. K. Bhardwaj and H. Ashraf: *Proc. SPIE*, 1995, 2639, pp226-227.
- 4) J. K. Bhardwaj and H. Ashraf: *Proc. SPIE*, 1995, 2639, pp224-233.
- 5) J. K. Bhardwaj and H. Ashraf: *Anisotropic dry silicon etching*, Symp. Microstructures and Microfabricated Systems at the Annual Meeting of the Electrochemical Society (Montreal, Canada, 1997)
- 6) J. Hopkins, H. Ashraf, J. K. Bhardwaj, A. M. Hynes, I. Johnston and N. Shepherd: "Proceedings of the Materials Research Society Fall Meeting" Boston, MA, USA. December 1998.
- 7) J. K. Bhardwaj, J. Hopkins, H. Ashraf, A. M. Hynes, I. Johnston and L. Lea: US Patent, 6187685, Japan Patent 4163857.
- 8) J. K. Bhardwaj, J. Hopkins, H. Ashraf, A. M. Hynes, B. Khamsehpour, M. Ryan and D. Haynes: Patent 6051503, Japan Patent 3540129.
- 9) T. Nozawa, T. Kinoshita, T. Nishizuka, A. Narai, T. Inoue and A. Nakae: *JJAP*, **34** (1995) 2107.
- 10) N. Fujiwara, T. Maruyama and M. Yoneda: *JJAP*, **34** (1995) 2095.
- 11) A. A. Ayon, C. C. Lin, R. A. Braff and M. A. Schmidt: *Solid-State Sensor and Actuator Workshop*, South Carolina, **41** (1998).