IC プラスチックパッケージ内応力測定素子
の開発とその応用*三 浦 英 生^{*1}, 西 村 朝 雄^{*1}
河 合 末 男^{*1}, 西 邦 彦^{*2}Development and Application of the Stress Sensing Test Chip
for IC Plastic Packages

Hideo MIURA, Asao NISHIMURA, Sueo KAWAI, and Kunihiko NISHI

A stress sensing Si chip utilizing the piezoresistive effect of Si single crystals has been developed. This chip can measure 3-dimensional stress components, σ_x , σ_y , σ_z and shear stress τ_{xy} in the chip surface. The stress sensitivity is 0.1 MPa in the range of -100 MPa to 100 MPa. Temperature sensors are arranged in the chip and they have linear response between -100°C and 200°C. This chip is useful for the structural design and reliability tests of IC packages. The residual stress in a chip after the die bonding process is measured using this chip. It is found that rubber paste is useful in reducing stress in that process.

Key Words: Experimental Stress Analysis, Measurement, Piezoresistive Effect IC Plastic Package, LSI Chip

1. 緒 言

LSI チップは、コストが安くかつ高い信頼性も得られることから、その 80 % 以上がエポキシ樹脂をモールドしたプラスチックパッケージに実装される。ところが、LSI の高集積化が促進されるとともに LSI チップも急速に大形化してきたため、信頼性を低下させる新しい問題が発生してきた。パッケージ内に発生する熱応力の問題である。

LSI プラスチックパッケージ製品は図 1 に示すように、Si チップ、リードフレームをエポキシ樹脂で覆った構造となっている。エポキシ樹脂は、Si チップやリードフレーム材料よりも線膨張係数が約ひとけた大きいため、温度変化によりパッケージ内に熱応力が発生する。これまではパッケージ寸法に比較して Si チップ寸法が十分小さかったため熱応力の発生は製品の信頼性に対しほとんど影響しなかったが、図 2 に一例を示すように近年特に DRAM (Dynamic-Random-

Access-Memory) チップの寸法が急速に大形化し、チップ面積比 (=チップ面積/パッケージ面積) が大きくなってきたため発生熱応力も急増しさまざまな不良が発生させるようになった。代表的な不良例としては、(1)樹脂クラック、(2)チップクラック、(3)ボンディングワイヤ断線等が挙げられる。このような不良をなくし、製品の信頼性を向上させるためにはパッケージの開発段階でこの内部応力を正確に評価し、構造・構成材料の最適化を図る必要が生じてきた。

パッケージ内の応力測定手法としては従来から Si チップのピエゾ抵抗効果を応用したもの⁽¹⁾や透明樹脂の光弾性効果を応用した手法⁽²⁾が知られている。光弾性法は、パッケージの内部構造に応じた応力分布を測

図 1 LSI プラスチックパッケージ断面構造例

* 昭和 62 年 4 月 1 日 第 64 期通常総会講演会において講演、原稿受付 昭和 61 年 10 月 29 日。

^{*1} 正員、(株)日立製作所機械研究所 (〒300 土浦市神立町 502 番地)。

^{*2} (株)日立製作所武蔵工場 (〒187 小平市上水本町 1450 番地)。

定するのに適した方法であるが、透明な封止材料を選択する必要があり、実際の製品に使用されるようなフィラ入り樹脂を使用することは難しい。

これに対し、Siチップの圧電抵抗効果を応用する方法はSiチップに発生する応力を検出してパッケージ内応力を評価する方法であることから、直接樹脂内部の応力を実測することはできないが、製品に使用する樹脂をそのまま用いて製品と全く同じ仕様で応力測定を行えるという利点がある。特に製品仕様の樹脂は温度に応じて複雑な粘弾塑性挙動を示すため、樹脂特性の経時変化まで含めたパッケージ内の応力状態を評価するには圧電抵抗効果を応用した方法が優れているといえる。

そこで、製品仕様でパッケージ内の応力測定を行うことを目的に、圧電抵抗効果を応用した応力測定法を検討し、Siチップに発生する応力を $-100 \sim +200$ °Cの温度範囲で、三次元成分に分離して検出することができる素子を試作したので、その概要と適用例について述べる。

2. 応力測定原理

LSIパッケージ製品の仕様を変更することなく応力測定部を内蔵させるには、Siチップ内に拡散抵抗層を形成し、その圧電抵抗効果を利用して応力を測定する方法が最も適している。そこでこの圧電抵抗効果について検討した。

圧電抵抗効果とは、周知のように、結晶に外力が作用し結晶内に形状的なひずみが発生した場合に、電気伝導にもひずみが生じ、結晶の比抵抗が変化する現象であり、現象論的に式(1)で表される。

$$\delta\rho_i/\rho_i = \sum \pi_{ij}\sigma_j \quad (i, j=1\sim6) \quad \dots\dots\dots (1)$$

ここで ρ_i は比抵抗テンソル成分、 $\delta\rho_i$ は応力に伴う ρ_i の変化量、 π_{ij} は圧電抵抗係数(テンソル量)、 σ_j は応力のテンソル成分である。 ρ 、 σ は二階のテンソル量であり、 π は四階のテンソル量である。したがって一般には π は36個の独立した成分を持つが、Siの場合は結晶構造が立方対称であるため、 π の独立した成分は三成分(π_{11} , π_{12} , π_{44})となる。

LSIでよく使用されるSi(100)単結晶面を考え、図3に示すように x , y 座標軸と $\langle 110 \rangle$ 結晶軸を一致させると、図中の各拡散抵抗値の応力に伴う変化はそれぞれ式(2)で表される。

$$\begin{aligned} \delta R_1/R_1 &= 1/2(\pi_{11} + \pi_{12} + \pi_{44})\sigma_x \\ &\quad + 1/2(\pi_{11} + \pi_{12} - \pi_{44})\sigma_y + \pi_{12}\sigma_z \\ \delta R_2/R_2 &= 1/2(\pi_{11} + \pi_{12})(\sigma_x + \sigma_y) \\ &\quad + \pi_{12}\sigma_z + (\pi_{11} - \pi_{12})\tau_{xy} \end{aligned}$$

$$\begin{aligned} \delta R_3/R_3 &= 1/2(\pi_{11} + \pi_{12} - \pi_{44})\sigma_x \\ &\quad + 1/2(\pi_{11} + \pi_{12} + \pi_{44})\sigma_y + \pi_{12}\sigma_z \\ &\quad \dots\dots\dots (2) \end{aligned}$$

ここで σ_x , σ_y , σ_z は直交三軸方向の垂直応力成分、 τ_{xy} は xy 平面内の剪断応力成分である。なお、Si(100)結晶面内の比抵抗変化には他のせん断応力成分 τ_{yz} , τ_{zx} は寄与しない。したがって、Si(100)結晶面内の比抵抗変化には独立した4個の応力成分が作用することになる。圧電抵抗係数 π_{11} , π_{12} , π_{44} が既知であるとなると、結晶面内で4個の独立した抵抗変化成分が検出できれば式(1)($i, j=1\sim4$ となる)を解くことにより各応力成分を分離決定することができる。

しかし、一つの結晶面内における抵抗値は、独立した3個の比抵抗成分(ρ_{xx} , ρ_{xy} , ρ_{yy})の一次結合で与えられることから、一結晶面内で独立に検出できる抵抗成分は3成分しかない。したがって、4個の独立した抵抗変化成分を得ることは不可能である。ところが、表1に示すように圧電抵抗係数は拡散抵抗層の形成に用いる不純物によって大きく変化することが知られている⁽⁴⁾。そこで2種類の拡散抵抗層を近接させて形成すると、一つの応力場に対して各層内で3個ずつ計6個の独立した抵抗変化成分を検出することができる。そこで、(100)結晶面Siチップ内にp形拡散抵抗層とn形拡散抵抗層を形成して4個の独立した抵抗変化成分を検出できるようにし、発生する応力を三次元成分に分離検出することを可能にした。

図2 LSI(DRAM)チップ寸法の推移

図3 Si単結晶上での拡散抵抗の配置

実際に試作した応力測定素子の外観と応力検出部となる拡散抵抗層のパターンを図4に示す。各拡散抵抗層は幅 $10\ \mu\text{m}$ 、長さ $300\ \mu\text{m}$ のく形形状を5本直列に形成している。拡散抵抗層の長手方向はn形では $\langle 110 \rangle$ 結晶軸とp形では $\langle 100 \rangle$ 結晶軸方向とそれぞれ一致させている。この場合の各拡散抵抗層におけるピエゾ抵抗効果は式(3)で表される。

$$\begin{aligned}\delta R_1/R_1 &= 1/2(\pi_{11}^n + \pi_{12}^n + \pi_{44}^n)\sigma_x + 1/2(\pi_{11}^n + \pi_{12}^n - \pi_{44}^n)\sigma_y + \pi_{12}^n\sigma_z \\ \delta R_2/R_2 &= 1/2(\pi_{11}^n + \pi_{12}^n - \pi_{44}^n)\sigma_x + 1/2(\pi_{11}^n + \pi_{12}^n + \pi_{44}^n)\sigma_y + \pi_{12}^n\sigma_z \\ \delta R_3/R_3 &= 1/2(\pi_{11}^p + \pi_{12}^p)(\sigma_x + \sigma_y) + \pi_{12}^p\sigma_z - (\pi_{11}^p - \pi_{12}^p)\tau_{xy} \\ \delta R_4/R_4 &= 1/2(\pi_{11}^p + \pi_{12}^p)(\sigma_x + \sigma_y) + \pi_{12}^p\sigma_z + (\pi_{11}^p - \pi_{12}^p)\tau_{xy}\end{aligned}\quad \dots\dots\dots (3)$$

ここで、 π^n 、 π^p はそれぞれn層、p層におけるピエゾ抵抗係数である。試作した素子は $4 \times 9\ \text{mm}^2$ の寸法で、このような応力検出部を15個内蔵している。

表1 ピエゾ抵抗係数測定例⁽⁴⁾($\times 10^{-11}\ \text{m}^2/\text{N}$)

	π_{11}	π_{12}	π_{44}
n	-102.2	53.4	-13.6
p	6.6	-1.1	138.1

(a) 拡散抵抗配置

(b) 素子の外観

図4 試作素子の外観

3. 応力測定素子の特性

以上のような構成で応力測定を行う場合、あらかじめピエゾ抵抗係数を校正しておかなければならない。校正用試料としてはSiウエハから $100 \times 4\ \text{mm}^2$ の短冊状試料(厚さ $0.4\ \text{mm}$)を切り出し、その中央部に測定素子が位置するようにした。校正法としては四点曲げ試験法と静水圧印加法を併用した。四点曲げ試験を行う場合、Si $\langle 110 \rangle$ 結晶軸方向のポアソン比が 0.064 と小さいことおよび試料の幅 b と厚さ d の比が $b/d \leq 20$ であることから、単純はりの曲げの場合の理論式を用い一軸応力場が形成されるものと判断した⁽³⁾。この時、一軸応力として σ_x を発生させると、式(3)から次の関係式(4)が得られる。

$$\begin{aligned}\delta R_1/R_1 &= 1/2(\pi_{11}^n + \pi_{12}^n + \pi_{44}^n)\sigma_x \\ \delta R_2/R_2 &= 1/2(\pi_{11}^n + \pi_{12}^n - \pi_{44}^n)\sigma_x \\ \delta R_3/R_3 &= \delta R_4/R_4 = 1/2(\pi_{11}^p + \pi_{12}^p)\sigma_x\end{aligned}\quad \dots\dots\dots (4)$$

一方、試料に静水圧 $\sigma(\sigma = \sigma_x = \sigma_y = \sigma_z)$ を印加すると、同様に式(5)が得られる。

$$\left. \begin{aligned}\delta R_1/R_1 &= \delta R_2/R_2 = (\pi_{11}^n + 2\pi_{12}^n)\sigma \\ \delta R_3/R_3 &= \delta R_4/R_4 = (\pi_{11}^p + 2\pi_{12}^p)\sigma\end{aligned} \right\} \dots\dots\dots (5)$$

以上の式(4)、(5)を解くことによりピエゾ抵抗係数を決定することができる。実際に室温 (25°C) で四点曲げ試験を行った例を図5に示す。図は $\langle 110 \rangle$ 結晶軸方向(拡散抵抗 R_1 の長手方向)に既知応力を発生させた場合の各拡散抵抗の抵抗変化率を示したものである。各拡散抵抗において応力と抵抗変化率はよい直線関係を持つことがわかる。なお、本試作素子においては $0.1\ \text{MPa}$ の応力まで感度を持つことが明らかとなった。同様にして静水圧印加試験においても良好な直線関係を得ることができた。以上の結果から求められ

図5 試作素子の応力感度特性例

た試作素子のピエゾ抵抗係数を表2に示す。

ピエゾ抵抗効果を利用した応力測定では拡散抵抗の抵抗値変化から応力を決定する。しかし、周知のように拡散抵抗値は温度のみによっても変化し、またピエゾ抵抗係数自身も温度依存性を持つ。そこで次に試作素子特性の温度依存性について検討した。はじめに拡散抵抗値の温度変化例を図6に示す。図の縦軸は室温(25°C)における抵抗値で無次元化してある。この結果を式(6)を用いて近似する。

$$\delta R/R = \beta_1(T-25) + \beta_2(T-25)^2 \quad \cdots \cdots (6)$$

ここで β_1 , β_2 は温度係数, T は温度(°C)である。各抵抗層で得られた温度係数を表3にまとめて示す。次にピエゾ抵抗係数の温度依存性について検討した。恒温槽中で四点曲げ試験を行うことにより求めたピエゾ抵抗係数の温度変化例を図7に示す。ピエゾ抵抗係数は温度の上昇に伴い単調に減少することがわかる。この現象を近似式(7)で表す。

$$\pi(T) = \pi(25) \times \{1 - \alpha(T-25)\} \quad \cdots \cdots (7)$$

ここで $\pi(T)$ は温度 T °Cにおけるピエゾ抵抗係数, α はその温度係数である。各抵抗値の温度係数 α は、 2.6×10^{-3} となり一致した。

表2 試作素子のピエゾ抵抗係数
($\times 10^{-11} \text{ m}^2/\text{N}$)

	π_{11}	π_{12}	π_{44}
n	-48.4	25.3	-11.3
p	5.7	-2.3	—

表3 拡散抵抗値の温度係数

	β_1	β_2
n	1.3×10^{-3}	0.3×10^{-6}
p	1.3×10^{-3}	1.0×10^{-6}

図6 拡散抵抗値の温度依存性

以上の試作素子の応力特性、温度特性をまとめると素子内の拡散抵抗の抵抗値変動は近似式(8)で表すことができる。

$$\delta R/R = \{\beta_1(T-25) + \beta_2(T-25)^2\} + \{1 + \alpha(T-25)\} \sum \pi_{ij}(25) \times \sigma_j \quad \cdots \cdots (8)$$

ここで $\sigma_j(j=1\sim 4)$ は応力成分, $\pi_{ij}(i, j=1\sim 4)$ は各応力成分に対応したピエゾ抵抗係数である。したがって本素子を用いて応力測定を行う場合には、測定温度を明らかにして式(8)における温度因子を先ず除去し、応力因子にのみ起因した抵抗値変化を分離して式(1)から応力を決定する。

これまで述べたように、本素子を用いて応力測定を行うには抵抗変動率と同時に温度も正確に測定する必要がある。そこで本素子ではSiのp-n接合の順方向電圧の温度依存性を利用して温度測定を行うことにした。特性例を図8に示す。図は接合部に定電流(1 mA)を流した場合の接合部電圧の温度依存性を示している。接合部電圧は温度上昇に伴い直線的に減少することがわかる。この結果から、接合部電圧を測定することにより温度を次式(9)で決定できることがわかる。

$$T = \{V_j - V_j(25)\}/Q \quad \cdots \cdots (9)$$

ここで T は温度(°C), V_j は測定時の接合部電圧, $V_j(25)$ は25°Cにおける接合部電圧, Q は温度係数である。本素子においては温度係数として $-1.3 \text{ mV}/^\circ\text{C}$ が得られている。

最後に試作素子の応力特性・温度特性の安定性をみるため、 $-55^\circ\text{C} \sim +150^\circ\text{C}$ の温度サイクル試験(1 h/c)を500サイクル、繰返し負荷($\pm 50 \text{ MPa}$)を 10^3 回与えた。その結果本試作素子の特性変化は各試験において1%以下であることを確認した。

図7 ピエゾ抵抗係数の温度依存性

4. 応力測定素子の応用例

LSI チップをペースト材料を用いてリードフレームに接着するいわゆるダイボンディング工程は150~400°Cの高温で行われるため、LSI チップとリードフレームの線膨張係数に差がある場合には室温までの冷却過程で各部に反りや応力が発生し、チップが割れたり、接着界面がはく離するなどの不良が生じることがある。このため、リードフレームに適したペースト材料を選定するうえでダイボンディング時のチップ残留応力の把握が重要な課題になってきている。そこで本素子を用いて、ダイボンディング工程後に Si チップに発生する残留応力を実測した。

使用したリードフレーム材料は Fe-Ni 合金系(線膨張係数 $\alpha=5 \times 10^{-6}/^{\circ}\text{C}$) と Cu 系($\alpha=17 \times 10^{-6}/^{\circ}\text{C}$) の2種類である。ペースト材料としてはエポキシ系、ゴム系ペーストおよび、Au-Si 共晶接合を用いた。Fe-Ni 合金系の場合、線膨張係数が Si チップ($\alpha=3 \times 10^{-6}/^{\circ}\text{C}$) に近いので本素子寸法(4×9 mm²)ではいずれのペースト材でも接着可能であった。図9に Fe-Ni 合金系リードフレームを使用した場合の測定例を示

図8 p-n 接合電圧の温度依存性

図9 Fe-Ni 系リードフレームを用いた場合のチップ残留応力

す。図中の応力はチップ長手方向成分で、図はチップ幅中央長手方向の分布を示している。発生応力は Au-Si 共晶接合、エポキシ系ペースト、ゴム系ペーストの順に小さくなっている。特にゴム系ペーストを使用した場合には応力はほとんど発生していない。

Cu 系リードフレームを使用した場合には Si チップとの線膨張係数差が大きく、Au-Si 共晶接合では Si チップが割れてしまうか接合部にはく離が生じた。このためエポキシ系ペーストとゴム系ペーストを用いて接着を試みた結果のみを図10, 11に示す。ゴム系ペーストの場合には、Fe-Ni 系リードフレームの場合と同様に発生応力は十分緩和されチップ中央で7 MPa と小さな値となり、接着性も良好である。一方、エポキシ系ペーストを用いた場合の発生応力は大きくばらついている。これは発生応力が大きいために接着部に部分的にはく離が生じ、そのはく離の状況にばらつきが発生しているためである。この場合のチップの反り量と発生応力の関係をまとめたものが図12である。チップに

図10 Cu 系リードフレームを用いた場合のチップ残留応力 (ゴム系ペースト)

図11 Cu 系リードフレームを用いた場合のチップ残留応力 (エポキシ系ペースト)

図 12 ダイボンディング工程後のチップ残留応力とチップ反り量の関係

発生する応力と反り量は密接な関係を持ち、反り量の測定から発生応力を推定することも可能であることがわかる。以上の実測例から明らかなように、使用するリードフレーム材料に応じて適したペースト材料を選定することが重要であり、本素子を用いることにより容易にその判定を行うことができる。

5. 結 言

(1) LSI チップを実装するプラスチックパッケージ製品において、強度信頼性の低下を招く熱応力を製品レベルで実測する応力測定素子を試作した。本素子

は

(i) Si の piezo 抵抗効果を応用したもので、Si チップに発生する応力を三次元成分に分離することが可能で、0.1 MPa の分解能を持つ。

(ii) 素子には温度測定部が内蔵されており、 -55°C ～ $+200^{\circ}\text{C}$ の温度範囲での応力測定が可能である。したがって、パッケージの製造工程、使用環境および信頼性試験環境下での応力測定に活用できる。などの特長を持つ。

(2) 本素子の特性変動は -55 ～ $+150^{\circ}\text{C}$ の温度サイクル試験を 500 サイクル、 ± 50 MPa の繰返し負荷試験を 10^3 回行っても 1 % 以下である。

(3) 本素子を使用して、LSI チップにダイボンディング工程後に発生する応力の実測を行い、特性の有効性を確認した。

(4) Cu 系のリードフレームを使用する場合にはゴム系のペースト材料を使用すると発生応力を大幅に低減できることを明らかにした。

文 献

- (1) 小松・ほか 3 名, 第 8 回日科技連信頼性・安全性シンポジウム発表報告集, (昭 53), 77.
- (2) 長谷川・ほか 4 名, 電子通信学会技術研究報告, (昭 60), R 85.
- (3) Baratta, F. L., *J. Am. Ceram. Soc.*, 64-5 (1981), C. 86.
- (4) Kanda, Y., *IEEE Trans. Electron Devices*, ED-29 (1982), 64.

討 論

〔質問〕 江 川 幸 一

〔航空宇宙技術研究所〕

新しい応力測定素子の開発に関する貴論文, 大変興味深く拝見した。

論文の内容についての質問

(1) 二つの安定性試験 (3 の最終部分) の試験条件をこのように定められた理由はなにか。

(2) 反りの測定法と図 12 の測定量との関係はどうか。

(3) $4 \times 9 \text{ mm}^2$ の素子に応力検出部を 15 個内蔵された理由はなにか。

本素子の応用に関しての質問:

(4) 電気抵抗ひずみゲージとその大きさ, 厚さ, フレキシビリティ, 感度, 最大測定範囲, 同温度範囲, 繰返し, 負荷特性, 取扱いの難易度, 価格などを比較して, その代用となりうるか否かについて示された

い。

〔回答〕 (1) 通常の IC 製品の信頼性評価試験として使用されている温度サイクル試験のうち, 最も厳しい熱負荷 (最低温度 -55°C , 最高温度 150°C), 繰返し数でも安定して測定し得ることを確認するために行った。

(2) 反りの測定は, 三次元形状測定器 (触針式: 測定分解能 $0.1 \mu\text{m}$) を用いて行った。図 12 の測定値はチップ中央とチップ端との高さの差 (厚さ方向) を反りと定義して得た。

(3) 本素子ではチップ内の応力分布の測定を目的とし, 今回試作した応力検出用拡散抵抗は一組が $0.7 \times 0.8 \text{ mm}^2$ なので, $4 \times 9 \text{ mm}^2$ のチップ内で各方向に最低 3 点の測定点を置くことから図 4 に示した位置に応力検出部を設けた。

(4) 本素子は半導体パッケージ内の応力測定のみ

を目的とし、他の被測定物に接着して応力測定することは意図していない。

Si チップ内に直接半導体ひずみゲージ部を作製したのが最大の特長で、Si チップに別にひずみゲージの接着が不要なため正確な測定が可能となる。基本的な

特性（感度、最大測定範囲、同温度範囲、繰返し負荷特性等）は半導体ひずみゲージと同等と考えている。

なお、全体を薄膜化することにより従来のひずみゲージより小形で従来のものと同様に使用できるゲージを作製することは可能と考えている。

53 巻 491 号, A 編 (昭 62-7) 正誤表

執筆者名	ページ	欄	行	誤	正
堀 辺 忠 志	1221	左	8	} 第 4 項	} 第 5 項
		〃	26		
	1221	左	12	} 第 6 項	} 第 7 項
		〃	21		
		〃	37		
	1222	左	6		
劉 凱 欣 ほか	1241	左	2	$(\xi=0, \eta > \eta_m)$	$(\xi=0, \eta > \eta_m)$
		〃	18	$\eta \leq \eta_m$	$(\eta \leq \eta_m)$
星 井 勤 ほか	1283	図 6		Gab	Grab
渡 辺 勝 彦 ほか	1288		25	$(M = I, II)$	$\varepsilon_p^M(M = I, II)$
			31	$\varepsilon_p^M(\rho) = \varepsilon_{ps}^M(\rho)$	$\varepsilon_p^M(\rho) = \varepsilon_{ps}^M(\rho)$ (20) [式番 (20) をつける.]
関 根 英 樹 ほか	1299	左	43	準拠	準拠
市 川 昌 弘 ほか	1400	左	式 (28)	$\ln\left(\frac{1-\ln\gamma}{1-P_{fu}}\right)$	$\ln\left[\frac{\ln\gamma}{\ln(1-P_{fu})}\right]$
田 中 道 七 ほか	1415		図 6	試験片取付け部の詳細部	試験片取付け部の詳細図
		左	2	皿バネ	皿ばね