超LSI対応レーザー不純物活性化技術

松野 明^{1,2}, 榆 孝¹, 芝原 健太郎²¹フエトン(株)(〒243-0021 神奈川県厚木市岡田3050 厚木アクストメインタワー 4F 1BルームII)²広島大学 ナノデバイス・システム研究センター(〒739-8527 広島県東広島市鏡山1-4-2)

Laser Annealing Process for ULSI Technology

Akira MATSUNO^{1,2}, Takashi NIRE¹, and Kentaro SHIBAHARA²¹Phoeton Corp., Atsugi AXT Main Tower 4F 1B room II, 3050 Okada, Atsugi, Kanagawa 234-0021²Research Center for Nanodevices and Systems, Hiroshima University,

1-4-2 Kagamiyama, Higashi-Hiroshima, Hiroshima 739-8527

(Received December 16, 2004)

Using KrF excimer laser annealing with various laser pulse durations, we were able to form an ultra-shallow junction. Evaluating junction depth, sheet resistance, and crystal defects, we observed that in the case of long pulse durations, the number of crystal defects decreased. The combination of the junction depth and sheet resistance of the junction satisfied the request for a 90-nm node for ULSI. Furthermore, a MOSFET was fabricated by laser annealing with a heat assist. The heat assist is effective for reducing the required laser energy, crystal defects in the junction, and reducing laser damage to the electrode. We employed a simple one-dimensional thermal diffusion model to estimate the solidification velocity during laser irradiation, with results indicating that longer pulse duration slowed the solidification velocity. Therefore, the behavior of the solidification velocity can explain the reduction of crystal defects.

Key Words: Shallow junction laser anneal ULSI

1. はじめに

半導体集積回路の集積度の増大は、1965年に提唱された「半導体の集積度は18~24ヶ月で倍増する」という、ムーアの法則に今日に至るまで従っている。微細化を推し進めるにつれて、種々の課題が明らかにされてきたが、集積回路の構成要素であるMOS FET(Metal Oxide Semiconductor Field Effect Transistor)の性能向上は、「短チャネル効果」と呼ばれる、寸法の縮小に伴う特性変動との戦いの連続であった。本稿で取り上げる極浅接合形成は、短チャネル効果抑制の最も基本的な方策である。

MOS FETはFig. 1に示すようにゲート、ソース、ドレインの3電極を持つ半導体素子であり、ソース・ドレイン間を流れる電流を絶縁膜を介して設けられているゲート電極に加える電圧で制御する。ソース・ドレイン部は基板と反対の導電型にドーパされ、pn接合を形成している。基板にp型シリコンを用いる場合、ゲート電圧が低く基板内の電位分布に影響を与えない状態では、ソース・ドレイン間にバイアス電圧(V_{SD})を加えても、ソース側pn接合部の電位障壁をキャリアが乗り越えられず、電流は流れない。それに対して、ゲート電圧(V_G)を加えるとゲート絶縁層直下に反転層が形成され、ソース端pn接合部の電位障壁が低下し、 V_{SD} を印加すれば、ソース・ドレイン間

に電流(I_D)が流れる。このような原理によって、 V_G によって I_D を制御することが出来る。しかしながら、ゲート長が短縮されるに伴い V_{SD} によりドレイン側pn接合の周囲に形成された空乏層のチャネルに対する影響が大きくなり、 I_D が V_G で制御できなくなるという短チャネル効果が現れる。

短チャネル効果抑制には、ドレイン側pn接合の周囲に形成される空乏層を小さくするため、ソース・ドレイン接合を浅く、急峻にすることが有効である。また、素子の高性能化のためには、このソース・ドレインの抵抗を低く抑える必要もある。この目標値を示すものとしてITRS(International Technology Roadmap for Semiconductors)が公表されている¹⁾。この一部をTable 1に示す。この特性

Fig. 1 Schematic diagram of MOS FET.

Table 1 A part of International Technology Roadmap for Semiconductors.¹⁾

Year of Production	2003	2004	2005	2006	2007	2008	2009
Technology node	hp90			hp65			
DRAM 1/2 Pitch (nm)	100	90	80	70	65	57	50
MPU/ASIC 1/2 Pitch (nm)	107	90	80	70	65	57	50
MPU Printed Gate Length (nm)	65	53	45	40	35	32	28
MPU Physical Gate Length (nm)	45	37	32	28	25	22	20
Drain extension Xj (nm)	24.8	20.4	17.6	15.4	13.8	8.8	8
Maximum drain extension sheet resistance (PMOS) (Ω/sq)	545	663	767	833	884	1739	1800
Maximum drain extension sheet resistance (NMOS) (Ω/sq)	255	310	358	389	412	811	840

を満たすプロセスの候補として、低エネルギーイオン注入法²⁾と種々のアニール技術³⁻⁷⁾を組み合わせたプロセスの開発が進められている。特にKrFエキシマレーザーを用いたレーザーアニールは、その波長(248 nm)におけるSiの吸収係数が非常に大きいため、nsオーダーの極短時間加熱に加えて、ウェーハの表層部(～数十nm)のみを加熱できるため冷却に要する時間が短く、不純物拡散の抑止という点から望ましい技術ということが出来る⁷⁻⁹⁾。さらに、エキシマレーザーを用いSi表面の一部を熔融させるプロセスも提案されている⁸⁾。この場合、熔融して液相化した部分と、固相のままの部分での不純物拡散係数が大幅に異なり、液相中での拡散が圧倒的に速いため、導入した不純物が融解層にはば一様に広がることになり、低抵抗化に有利な不純物分布(ボックス型分布)を得ることが出来る。また、結晶化が非平衡状態で進むため、固溶限を超えるドーピングが可能であることから、低抵抗化に対し更に有効な技術である。しかしながら、熔融再結晶化した領域では残留欠陥が生じ、素子のリーク電流の原因となっている⁹⁾。本稿の以下の部分では、レーザーアニールによる熔融再結晶化の際に生じる残留欠陥を低減するために、エキシマレーザーのパルス幅に着目し、筆者らが(株)小松製作所在職中に広島大学と共同で実施したエキシマレーザーアニール^{10,11)}について述べる。

2. 実験

サンプルには、ゲルマニウム(Ge)イオンを加速エネルギー5 keV、ドーズ量 $1 \times 10^{15} \text{ cm}^{-2}$ 、ホウ素(B)イオンを加速電圧0.5 kV、ドーズ量 $5 \times 10^{14} \text{ cm}^{-2}$ 、でイオン注入を行ったSiウェーハ(100)面を用いた。この場合、表面の12 nmの部分は、Ge注入によりアモルファス化されている。KrFエキシマレーザーを用い、パルス幅10 ns、33 ns、38 ns、55 ns、62 nsのレーザービームを先のウェーハに照射し、そのシート抵抗を拡がり抵抗測定法で測定し、不純物の深さ方向の濃度分布をSIMS(Secondary Ion Mass Spectrometry: 2次イオン質量分析法)を用いて評価した。また、結晶欠陥を透過電子顕微鏡で評価した。

パルス幅10 nsのレーザービームはビームエキスパンダ、マスク及び縮小転写レンズを用いてサンプル上で1 mm $\times$ 1 mmのビームサイズになるように整形し、またパルス幅33 nsのレーザービームは同様に3.8 mm $\times$ 3.8 mmに

整形した。パルス幅33 nsのレーザービームはフライアイレンズを用いたビームホモジナイザー及び縮小転写光学系を用いて、4 mm $\times$ 4 mmのビームに整形した。55 ns及び62 nsのパルス幅のレーザービームは、33 nsのパルス幅のレーザービームをビームスプリッターで2分し、その一方のビームをディレイ光学系を通した後、もとのビームに重畳させて得た。55 ns及び62 nsのパルス幅のレーザービームもパルス幅33 nsのレーザービームと同様の均一照明光学系及び転写光学系を用いて4 mm $\times$ 4 mmのビームに整形した。

FETを作製する際には、プロセスがゲート電極形成の後にイオン注入、レーザー照射という順序になるので、レーザー照射によるゲート電極に対するダメージが懸念された。後に述べる熱伝導シミュレーションの結果から、Fig. 9に示されるように、レーザー照射時に基板を加熱することにより、アモルファス層のみを熔融させるために必要なエネルギー密度が低減できる可能性が示されたので、前述のウェーハを350 $^{\circ}\text{C}$ 及び450 $^{\circ}\text{C}$ に加熱しレーザー照射を行い同様の評価を行った。この際に使用したレーザーのパルス幅は38 nsであった。

FETの特性を評価するために、ゲート電極パターンを形成後にイオン注入を施したデバイス作製途中のサンプルを、450 $^{\circ}\text{C}$ に加熱しながらパルス幅は38 nsのレーザー照射を施し、その後通常のプロセスを用いて素子を作製し、その電気特性を評価した。

3. 実験結果と考察

Fig. 2に各パルス幅のレーザービームを照射した際の深さ方向の不純物分布の照射エネルギー密度依存性を示す。これから、図中でas implと描かれている曲線は、レーザー照射前の分布を示している。これから、照射エネルギー密度が低い場合には、不純物分布がレーザー照射を行っていないものとほぼ変わらず、エネルギー密度を上げるに従って、Bの分布がエネルギー密度依存性の小さい状況が出現し、そのあとは、エネルギー密度の増加に従い不純物が深く拡散していることがわかる。

これは、それぞれのパルス幅について2つの特徴的なエネルギー密度が存在するためと考えられる。1つは結晶Siに比べ、融点の低いアモルファス層を融解させるために必要なエネルギー密度であり、他方は、結晶Siを融解させ

Fig. 2 Boron depth profile of evaluated by SIMS for laser pulse duration of (a) 10 ns, (b) 38 ns, (c) 55 ns and (d) 65 ns.⁹⁾

るために必要なエネルギー密度である。アモルファス層を融解させるエネルギー密度よりも低エネルギー密度では、加熱時間が短いため、不純物の再分布もSIMSでほとんど差異が見られぬほど小さい。これに対して、アモルファス層を融解させるエネルギー密度と結晶Siを融解させるエネルギー密度の間のエネルギー密度で照射を行った場合には、アモルファス層は全て融解し、結晶Siは融解しない。液相でのBの拡散係数が非常に大きいことから、Bは融解したアモルファス層全体に広がる。Bの分布のエネルギー密度依存性の小さい部分は、この状況に対応していると思われる。さらにエネルギー密度を上げた場合には、結晶Siも融解するため、Bはさらに深く拡散する。接合深さの点から、最適なエネルギー密度は、アモルファス層のみを融解させる範囲にあると考えられる。拡散の程度を示すパラメータとしてB濃度が $1 \times 10^{18} \text{ cm}^{-3}$ となる深さを接合深さと定義する。接合深さと照射エネルギー密度の関係及び接合深さとシート抵抗の関係をFig. 3及びFig. 4に示す。Fig. 4から同じ接合深さでも、照射するビームのパルス幅が長いほど、シート抵抗が下げられることがわかる。

Fig. 5に示す断面透過電子顕微鏡写真によれば、パルス幅10 nsのビームを照射した場合、表面層にははっきりとした結晶構造が見られず、欠陥の多い多結晶とアモルファス相の混合層になっていることがわかる。また、パルス幅38 nsのビームを照射したのものには、アモルファス層とSi基板の境界から、表面に向かって結晶成長しているものの、直線状の双晶と呼ばれる欠陥が見られる。これに対し、パルス幅55 nsのビームを照射したものは、表面の欠陥がまったく見られない。これから、パルス幅の短いビームを照射したサンプルのシート抵抗が高いのは、これらの欠陥によるキャリアの散乱が多いためと考えら

Fig. 3 Dependence of laser irradiation energy density on sheet resistance.⁹⁾

Fig. 4 Relationship between junction depth and sheet resistance for each pulse width.

れる。

Fig. 6に基板加熱を併用したレーザーアニールによって得られた接合の接合深さと、シート抵抗の関係を示す。これから、基板を $350^\circ\text{C} \sim 450^\circ\text{C}$ に加熱することにより、

Fig. 5 Cross sectional TEM image pre and post laser annealing.⁹⁾

活性化に必要とされる(接合深さ20 nm, シート抵抗1000 Ω 以下)レーザー照射エネルギー密度は基板加熱の無い場合に比べほぼ半減していることがわかる。

パルス幅の短いビームを照射した場合に欠陥が多い理由を, 熔融した後に凝固する際の固加速度が早すぎるためと考え, 簡単な1次元熱伝導シミュレーションを試みた。レーザー照射による発熱を含む1次元熱伝導方程式は式(1)で示される。

$$c\rho \frac{\partial T}{\partial t} = \frac{\partial}{\partial x} \left(k \frac{\partial T}{\partial x} \right) + \alpha(1-R)I(x,t) \quad (1)$$

c は比熱, ρ は密度, T は温度, k は熱伝導率, α は吸収係数, R は反射率である。 I はレーザービームの強度である。レーザーのパルス波形は三角波を仮定しており, 立ち上がり時間を5 nsとし立下り時間を変化させてパルス幅を変えている。計算に用いたモデルは, 表面に15 nmのアモルファスシリコン(a-Si)層を持つSiである。実際の計算に用いたパラメータをTable 2に示す。熱伝導率の温度依存性¹²⁾を考慮したため, 式(1)を差分法を用いて解いた。Siの融解に関しては, a-Siの融点が結晶Siの融点より300 $^{\circ}\text{C}$ 低いと仮定¹³⁾, 融点において吸収熱量が融解潜熱に達するまでは温度は融点に留まると仮定した。

Fig. 7にパルス幅毎の, レーザーエネルギー照射密度と熔融深さの計算結果を示す。これは, 先に示した実験結

Fig. 6 Dependence of laser irradiation energy density on junction depth and sheet resistance in case of heat assisted laser annealing.⁹⁾

Table 2 Parameters used in this simulation.¹⁰⁾

	crystal	amorphous	liquid
c (J/g K)	0.707	0.707	0.707
ρ (g/cm ³)	2.33	2.33	2.33
k (W/cm K)	$0.235+4.45\exp(-T(K)/247)$	$0.235+4.45\exp(-T(K)/247)$	0.67
Latent Heat (J/g)	1800	1250	-
α (cm ⁻¹)	2×10^6	2×10^6	2×10^6
R	0.68	0.68	0.7
m.p.(K)	1687	1387	-

果において, 接合深さを熔融深さと読み替えた場合と定性的に一致する。熔融深さが減少し始めてから, 固化が完了するまでの時間を固化時間と定義し, 固化時間で, 熔融深さを割ったものを固化速度と定義する。パルス幅毎の固化速度と, レーザーエネルギー密度の関係をFig. 8に示す。これから, パルス幅が長いほど, 固化速度が遅くなるのがわかる。断面TEM写真に見られたパルス幅の長いレーザーを用いると欠陥が減るという結果は, パルス幅の長くなると, 固化速度が減少するために結晶成長中に欠陥が入りにくくなるということで説明が出来る。

Fig. 9に基板温度を27 $^{\circ}\text{C}$ (300K), 250 $^{\circ}\text{C}$ (523 K), 350 $^{\circ}\text{C}$

Fig. 7 Calculated melt depth vs. laser irradiation energy density for each pulse duration.¹⁰⁾ Dashed line represents the depth of pre-amorphized layer. Flat region of each graph shows the energy density range to melt only pre-amorphized layer.

Fig. 8 Calculated solidification velocity vs. laser irradiation energy density for each pulse duration.¹⁰⁾

(623 K), 450 °C (723 K) としたときのレーザーエネルギー照射密度と熔融深さの計算結果を示す。この結果から、レーザー照射時に基板加熱を併用することにより、アモルファス層のみを熔融させるために必要なエネルギー密度を、低減できることがわかる。基板温度を350 °C, 450 °Cと設定したときに300 mJ/cm²~400 mJ/cm²のエネルギー密度でアモルファス層のみを熔融できるという計算結果は、Fig. 6の実験結果とほぼ一致している。

Fig. 10に広島大学との共同研究で試作した基板加熱を併用したエキシマレーザーアニール法を接合形成に用いたMOS FETの特性を示す。これは、 V_{DS} を0.05 V及び3 Vと設定し V_G を-0.5 Vから5 Vまで変化させたときの I_D の変化を示したものである。この結果から、 V_G を変化させることにより I_D が増加しており、MOSFETとしての動作していることがわかる。これから、基板加熱はゲート電極ダメージ低減の有力な手段であることがわかる。

4. 結 論

レーザーアニールプロセスは、ITRSに示されている接合深さとシート抵抗を満足させるだけであれば、それをクリアできる実力は十分に有している。しかしながら、実際のデバイス製造に適用するとなると、アニール特性にウェーハ上に形成されているパターン依存性がある、装置の安定性・再現性に不安がある、プロセス中のモニタリングが困難などの課題もある。しかしながら65 nm node以降の活性化技術に対してまだ決定的な解答が得られていない現状では、有力な解答の候補として今後研究を続けてゆく必要がある。

謝 辞

本研究の一部は、NEDO/MIRAIプロジェクトに支援により遂行した。イオン注入ウェーハを提供いただいた峰地 輝氏に感謝いたしますとともに研究を遂行したコマツ研究本部の方々に感謝いたします。

参考文献

- 1) International Technology Roadmap for Semiconductors (2003).
- 2) 鈴木 良守：月刊Semiconductor World (1997) 77.
- 3) T. Matsuda, S. Shishiguchi, and H. Kitajima: Ext. Abst. first International Workshop on Junction Technology (2000) 29.
- 4) A. Agarwal：応用物理学会，シリコンテクノロジー **19** (2000) 3.
- 5) T. Ito, T. Iinuma, A. Murakoshi, H. Akutsu, K. Suguro, T. Arikado, K. Okumura, M. Yoshioka, T. Owada, Y. Imaoka, H. Murayama, and T. Kusuda: Jpn. J. Appl. Phys. **41** (2002) 2394.
- 6) S. Talwar, D. Markle, and M. Thompson: Solid State Technology July (2003) 83.

Fig. 9 Calculated melt depth vs. laser irradiation energy density for heat assisted laser annealing.¹⁰⁾

Fig. 10 I_g - V_d characteristic of FET which source and drain junction was formed by laser annealing.

- 7) B. Yu, Y. Wang, H. Wang, Q. Xiang, C. Riccobene, S. Talwar, and M.-R. Lin: IEDM-99, IEEE (1999) 348.
- 8) T. Yamamoto, K. Goto, T. Kubo, Y. Wang, T. Lin, S. Talwar, M. Kase, and T. Sugii: Ext. Abst. third International Workshop on Junction Technology (2002) 27.
- 9) K. Goto, T. Yamamoto, T. Kubo, M. Kase, Y. Wang, T. Lin, S. Talwar, and T. Sugii: IEDM-99, IEEE (1999) 931.
- 10) K. Kagawa, Y. Niwatsukino, A. Matsuno, and K. Shibahara: Ext. Abst. third International Workshop on Junction Technology (2002) 32.
- 11) A. Matsuno, K. Kagawa, Y. Niwatsukino, T. Nire, and K. Shibahara: Proc. ISTC2002, The Electrochemical Society (2003) 148.
- 12) Y. Yonezawa and T. Minamikawa: Report of the Industrial Research Institute of Ishikawa (1999) 48.
- 13) A. G. Cullis: Rep. Prog. Phys. **48** (1985) 1155.