光インターコネクション用超高速VCSEL

阿南 隆由

NEC ナノエレクトロニクス研究所 (〒520-0833 滋賀県大津市晴嵐2-9-1)

High-Speed VCSELs for Optical Interconnections

Takayoshi ANAN

Nano Electronics Research Laboratories, NEC corporation, 2-9-1 Seiran, Otsu, Shiga 520-0833

(Received April 1, 2009)

As optical interconnections and networks evolve toward higher capacity, a need exists for faster VCSELs. However, higher speed operation of VCSELs requires higher current density, which shortens the device lifetime. To solve this problem, we present a design guide for high-speed VCSELs and demonstrate the high-speed and high-reliable characteristics of our developed InGaAs-based 1.1- μm VCSELs.

Key Words: VCSEL, High-speed modulation, High-reliability, InGaAs, Tunnel junction

1. はじめに

情報化社会の進展に伴って、サーバ、ルータやスーパーコンピュータ等の情報機器の処理容量が増大し、機器内で用いられる信号伝送も高速・大容量化している。これまで、この信号伝送には主に電気伝送が用いられてきたが、伝送速度が上がるほど信号歪みやクロストーク等の影響により伝送可能な距離が短くなる。このため、光による信号伝送(光インターコネクション)への期待が高まっている。

このように光インターコネクションの必要性は増しているが、電気伝送に取って代わるには幾つかの要件を満たす必要がある。それらは、小型・高密度実装、低消費電力、低コスト性である。これらを満たす光インターコネクション用の光源として面発光レーザー(VCSEL)がある。VCSELは、端面発光型の半導体レーザーに比べて活性層体積が一桁程度小さいので、低しきい電流で発振し、数mA程度の小さな電流でも高速な信号変調ができる。この動作電流が小さく低消費電力であることと、基板から垂直にレーザー光を取り出せるという特長から、小型・高密度実装¹⁾が可能となる。またVCSELは、製造プロセスの容易性、高歩留まり性等に起因した低コスト性も有している。このような点からVCSELは、マルチモードファイバ(MMF)と組み合わせて数Gbpsの短距離データ通信用光源としてすでに広く普及し、高速10 Gbps/ch品も実用域に達しつつある。また、比較的接続距離の長いノード(筐体)間の伝送では、Infiniband等の規格に準拠した光インターコネクションが適用される

ようになってきている。

しかし、近年スーパーコンピュータ内の光インターコネクション²⁾や100ギガビットイーサネット用の光源として、20 Gbpsあるいはそれ以上の伝送速度への対応が求められている。さらには超短距離(VSR)40 Gbps光伝送システム用光源としてVCSELを利用することも検討されており、これに対応するには従来と比べて大幅な変調速度の向上が必要となる。一般に、高速化には電流密度の増加が有効であるが、VCSELでは電流注入時に活性層温度が大きく上昇するため、これまで電流密度を増加しても緩和振動周波数が16 GHz程度で飽和³⁾してしまい、30 Gbps以上の高速伝送を困難にしていた。また素子の寿命は電流密度の増加とともに低下するため、信頼性も大きな問題⁴⁾となっていた。

そこで本稿では、特に動作速度が20 Gbpsを超えるような超高速VCSELの開発に関し、その設計指針、酸化狭窄型VCSEL構造による30 Gbps-100 mエラーフリー伝送、100 °C-25 Gbps高温・高速動作や高信頼性の実現、またトンネル接合型VCSEL構造による高速性改善および40 Gbpsエラーフリー動作等の成果について述べる。

2. 超高速VCSELの設計指針

2.1 活性層材料の検討

一般的なVCSELの活性層は、発振波長850 nmとなるGaAs/AlGaAs量子井戸構造で構成され、LAN規格に準拠したデータコム用途として広く普及している。発振波長に850 nmが用いられた理由の一つは、低速1 Gbps程度以

下の受光素子に低コストなSi-PD(Photo Diode)を用いることができることが挙げられる。現在もこの流れに沿って、高速10 GbpsのVCSELでも850 nm帯が標準化されているが、この速度ではSi-PDを使用することができずGaAs-PDとなるため、この波長を用いるメリットは薄れている。一方、10 Gbpsを超える高速化を実現するため、電流密度を高くして光子密度をあげることが通常おこなわれるが、電流密度と素子寿命はトレードオフの関係⁴⁾にあるため、素子の信頼性に問題が生じてくる。そこで、超高速VCSELの開発においては、波長の制約を超えて、より高い微分利得、より高い信頼性を実現可能な材料系をまず選択すべきと考えた。

この高速性と高信頼性を両立させるという観点から、InGaAs歪量子井戸をVCSEL活性層に採用した。本材料系は、①量子井戸の圧縮歪の効果により高い微分利得⁵⁾が得ることができ、高速化に有利である。事実、本活性層を用いたFP-LDにおいて40 GHzの帯域が報告⁶⁾されている。②InGaAsはGaAsと比べて転位増殖速度が非常に遅く⁷⁾、且つ、活性層領域をAlフリーと出来ることから高信頼性が期待できる。さらに、③高密度実装の観点からは、発振波長が1.1 μm帯であるためGaAs基板を通して裏面から光を取り出せる形態が可能となり、電気と光の入出力を空間的に分離出来るため実装密度を増大させることができる。このようにInGaAs量子井戸は多くのメリットを有しており、このような材料系からのアプローチは、標準化という越えるべき壁はあるが、高速性と信頼性を両立させる上で重要と考えている。

波長を1.1 μm帯とした理由は、高速性の観点からはIn組成が多い方(より長波の方)が良いが、一方でIn組成が多すぎると歪臨界膜厚を越え結晶品質が低下するため、その最適なIn組成として波長1.1 μm帯とした。さらに、本材料系の量子井戸層と、引張性の歪を有するGaAsP障壁層とを組み合わせると、活性層全体を歪補償量子井戸構造にすることが可能である。この歪補償量子井戸構造では、歪み構造として安定化が図れるだけでなく、伝導帯バンド不連続値もGaAs障壁層と比べて大きくなるので、電子の閉じ込めが強くなり、高温環境下での動作も有利⁸⁾となる。

以上の材料・構造の検討は、端面型レーザーでも通じる話であるが、次にVCSELの高速化に特有な設計指針に関して考える。

2.2 VCSEL構造の検討

VCSELの変調帯域を制限する要因としては、通常の端面型半導体レーザーと同じように、内因性の要因($I(f)$)として緩和振動周波数(f_r)とダンピング定数($\gamma = Kf_r^2 + \gamma_0$)が、外因性の要因($P(f)$)として素子の電氣的制限(CR時定数)がある。式で表すと、変調の伝達関数を M (f)とすると、

$$|M(f)|^2 = |I(f)|^2 \times |P(f)|^2 = \left(\frac{f_r^4}{(f_r^2 - f^2)^2 + (\gamma / 2\pi)^2 f^2} \right) \times |P(f)|^2 \quad (1)$$

となる⁹⁾。 $P(f)$ は、素子の抵抗(DBR(Distributed Bragg Reflector)抵抗、活性層近傍の抵抗)や容量(メサ容量、パッド容量)によって決まり、その等価回路モデルにより表式が異なる。通常VCSELの抵抗は数十から数百オームと高く、CR時定数の低減は、主にメサ部の容量 C を低減することで対応しており、メサの小径化、メサ外周部へのイオン注入などにより $P(f)$ の帯域幅を20 GHz以上にすることが可能である。一方、内因性の要因 $I(f)$ では帯域幅を決める要因として f_r と γ があるが、VCSELの高速化を困難にしている要因は主として f_r であり、(2)式のように表せる¹⁰⁾。

$$f_r = \frac{1}{2\pi} \sqrt{\frac{\partial g}{\partial n} \frac{v_g N_p}{\tau_p}} = \frac{1}{2\pi} \sqrt{\frac{\partial g}{\partial n} \frac{v_g \eta_i (I - I_{th})}{qV_p}} \quad (2)$$

この式からわかるように f_r は、微分利得($\partial g / \partial n$)、光子密度(N_p)、共振器の光子寿命(τ_p)等に依存し、素子に流す電流値を上げると光子密度(光出力)が上がり f_r も単調に増大する。しかしVCSELでは素子の電気抵抗や熱抵抗が高いので、電流注入と共に活性層温度が大きく上昇する。この活性層温度の上昇は、微分利得の低下や内部量子効率を低下させ、その結果として f_r の注入電流による伸びを飽和させてしまう。 f_r の改善には、素子の電気抵抗や熱抵抗を下げることで温度上昇自体を抑制する方法や、室温での微分利得を大きくしたりモード体積(V_p)を小さくすることで変調の効率を高め、温度上昇による飽和が顕著になる前に高い f_r を得る方法等がある。

以下では具体的に、素子のCR時定数低減と f_r の飽和を抑制することを考慮して設計した、2種類の超高速VCSELについて説明する。

3. 酸化狭窄型VCSEL

Fig. 1は酸化狭窄型VCSELのデバイス構造である。 λ 共振器の中心に厚さ5 nmのIn_{0.3}GaAs井戸層と10 nmのGaAs障壁層からなる3層のMQW活性層が配置されている。障壁層には、ダンピング定数を低減し最大変調帯域を延ばすことを目的とし、 $2 \times 10^{18} \text{ cm}^{-3}$ の変調pドープ¹¹⁾を施した。DBRはn側が44.5ペアのGaAs/Al_{0.9}GaAs、p側がAl_{0.9}GaAs層、23ペアのGaAs/Al_{0.9}GaAs及びGaAsコンタクト層から構成され、上記Al_{0.9}GaAsを選択酸化して電流狭窄構造を形成している。メサ径は熱抵抗低減を目的として比較的大きな33 μmφとし、そのメサ容量低減のため中央14 μmφ以外をプロトン注入により高抵抗化

Fig. 1 Schematic of device structure of oxide-confined VCSEL.

した。また、メサ構造はパッド容量低減のためポリイミドによって埋め込んでいる。試作素子において、酸化狭帯径 $6.9\text{ }\mu\text{m}\phi$ の素子のしきい値電流は室温で 0.4 mA 、スロープ効率 0.33 W/A 、素子抵抗は $135\text{ }\Omega$ であった。この素子の小信号変調特性は、バイアス電流 7 mA において、 20 GHz の変調帯域(3 dB 帯域)が得られた¹²⁾。等価回路モデルによる解析の結果、等価回路の 3 dB 帯域が 24 GHz 、 f_r が 16 GHz と見積もられ、本素子の変調帯域を制限しているのは主に、自己発熱により飽和した f_r であると推察される。

また、この面発光レーザーを用いて 30 Gbps 光伝送実験を行った。VCSELから出射された信号光は、コア径 $32\text{ }\mu\text{m}\phi$ のMMF(GI-32)を伝播し、PD-TIAで構成されるレシーバで受光される。ここで用いた受光素子は、 $1.1\text{ }\mu\text{m}$ -VCSELに対応して開発しており、InP基板上の裏面入射型PIN-PDである。この素子では、 -1 V 印加時に 20 GHz の 3 dB 帯域が得られている。Fig. 2に、本伝送実験におけるビットエラーレート特性と 100 m 伝送後のアイ波形を示す。VCSELの駆動条件はバイアス電流 7 mA 、変調電圧 $0.65\text{ V}_{\text{p-p}}$ で、PDの入力光強度は 0 dBm であった。 100 m 伝送後も良好なアイ開口が得られ、 30 Gbps エラーフリー伝送が確認¹³⁾された。このときの伝送ペナルティは 2 dB 、ファイバの伝播損失は 1 dB であった。MMF(GI-32)の波長 $1.07\text{ }\mu\text{m}$ での帯域幅は $2000\text{ MHz}\cdot\text{km}$ であり、このため 100 m 伝送時に伝送ペナルティが生じたと考えている。 30 Gbps - 100 m 伝送の実現は、この超高速光インターコネクションが、筐体間伝送でも適用可能であることを意味する。

さらに酸化狭帯型VCSELの高温での動作を目的として障壁層を $\text{GaAs}_{0.8}\text{P}_{0.2}$ とした素子を作製した⁸⁾。高温下において帯域が低下する原因としては、電子の障壁層へのリークが挙げられるが、障壁層をGaAsPとすることにより、井戸層との伝導帯バンド不連続量(ΔE_c)を約 100 meV 増加し、高温下でのリークを低減させることが

Fig. 2 Measured eye diagrams and bit error rates under 30 Gbit/s transmission rate after back-to-back, 50 m , and 100 m transmission.

Fig. 3 Measured bit error rates under 25 Gbit/s transmission rate at $25\text{ }^{\circ}\text{C}$ and $100\text{ }^{\circ}\text{C}$.

できると期待できる。実際、 $\text{GaAs}_{0.8}\text{P}_{0.2}$ バリア層を用いたVCSELの最高動作温度は $219\text{ }^{\circ}\text{C}$ と推定でき、GaAsバリア層のものと比べて約 $60\sim 70\text{ }^{\circ}\text{C}$ ほど高温で動作した。小信号変調特性でも 3 dB 変調帯域が $100\text{ }^{\circ}\text{C}$ において 15 GHz もあり(GaAsバリアのものは約 10 GHz)、高温下での優位性が示された。Fig. 3に 25 Gbps での伝送特性(MMF, 3 m)を示す。 $100\text{ }^{\circ}\text{C}$ においてもエラーフリー動作が得られた。このように $\text{GaAs}_{0.8}\text{P}_{0.2}$ バリア層を用いた素子では高温下において特性上優位であることが確認された。さらにGaAsPはInGaAsと反対の引張歪を有するため、本活性層の平均歪みをほぼ零とすることができ信頼性の点でも有利と期待される。Fig. 4に、活性層のバリア層に $\text{GaAs}_{0.8}\text{P}_{0.2}$ 層を用いた酸化狭帯型VCSELのACC通電試験結果を示した。試験条件は、 $150\text{ }^{\circ}\text{C}$ 、 10 mA (約 19 kA/cm^2 の電流密度に相当)であり、電流による自己発熱分を考慮すると、活性層温度は約 $208\text{ }^{\circ}\text{C}$ と算出された。 3000 時間を超えても顕著な劣化は見られず、この材料系を用いた素子の非常に高い信頼性が実証された。本試験の継続により平均

Fig. 4 Output power variation of 45 devices during accelerated life test.

故障時間(MTTF)を求めた結果、10690時間と見積もられた。一方、これまで報告されている850 nm帯10 Gbps-VCSELの40 °CでのMTTFとEa¹⁴⁾から同素子の活性層温度208 °CでのMTTFを見積もると、9200時間となる。MTTFの電流依存性を考慮するとこの差はさらに広がる。このことから、1.1 μm 帯の25 Gbps用素子は850 nm帯の10 Gbps用素子と同等以上の信頼性を有していると言える。

4. 埋め込みトンネル接合型VCSEL

埋め込みトンネル接合型(Buried tunnel junction: BTJ) VCSELでは f_r を改善するために、素子の低抵抗化による発熱の抑制と、モード体積の縮小による変調効率の増大を狙っている。TJを用いると抵抗の高いp型半導体の大部分をn型半導体に置換できるため、TJ部が十分に低抵抗となれば、酸化狭窄型VCSELに比べて素子抵抗を大幅に低減できる。また、TJ構造を採用することで半導体p-DBRに替えて、屈折率差の高い誘電体DBRを採用することが可能となり、p-DBR側への光のしみ出しを抑制しモード体積を小さくすることができる。このため、より小さな電流で高速な応答が可能となる。

TJ部は、光吸収を少なくするために発振波長のエネルギーより禁制帯幅が大きな半導体で形成する必要がある。しかし、禁制帯幅が大きくなるほど急激にトンネル確率が低下し抵抗が増加するため、VCSELへの適用は主として波長1.3~1.5 μm の長波帯素子¹⁵⁾に限って検討されてきた。そこで我々は、波長1.1 μm 帯においても、低光吸収と低抵抗を同時に実現可能なType-II(スタガード)型TJの適用を提案¹⁶⁾し、TJ部の低抵抗化及びVCSEL素子化の検討を行った。

TJ部をType-IIヘテロ界面とすることで、電子のトンネルする障壁が小さくなり、トンネル確率を増大させることが可能となる。またType-II型ヘテロ構造であるため電子と正孔の波動関数の空間的な重なりが小さく、低光吸収となる。Type-II型TJ構造としてp-GaAsSb_{0.12}/n-In_{0.15}GaAsヘテロ構造TJを作製し、抵抗評価を行った。ドーパントはp側がC、n側がSiであり、SIMS(Secondary Ion Mass Spectrometry)で測定した濃度はそれぞれ $1.5 \times 10^{20} \text{ cm}^{-3}$ 、 $5 \times 10^{19} \text{ cm}^{-3}$ である。ゼロバイアス近傍での微分抵抗は $4.0 \times 10^{-6} \Omega \text{ cm}^2$ となり、この値は長波用TJも含めてトップクラスの値である。また実際のVCSEL構造においても抵抗の高いp型半導体の大部分をn型半導体に置換でき、約40 %の抵抗低減(Fig. 5)が確認¹⁷⁾された。

次に、このType-II型トンネル接合部を適用したBTJ-VCSEL¹⁸⁾を試作した。その構造をFig. 6に示す。活性層は、上記酸化狭窄型VCSELと同様に、In_{0.3}GaAs/GaAs-3MQW構造である。TJ構造は光吸収をより小さくするため定在波の節となる位置に形成し、nスペーサ層により埋め込んだ。埋め込み構造にすることで電流狭窄機能を実現した。また、素子容量低減のために、活性層周りに酸素イオン注入を施し、メサ領域はポリイミドで埋め込んだ。誘電体DBRは3ペアのa-Si/SiO₂からなり、波長

Fig. 5 Comparison of I-dV/dI characteristics for BTJ-VCSEL and oxide-confined VCSEL.

Fig. 6 Schematic of device structure of TJ-VCSEL.

1.1 μm におけるa-Siの吸収係数は約 100 cm^{-1} でありDBRの反射率は99 %以上である。

Fig. 7に電流狭窄径が5 μm の素子の小信号変調特性を示す。バイアス電流4 mAにおいて24 GHzの変調帯域が得られた。この値はこれまで報告されたVCSELの直接変調帯域としては最大である。一方、電流狭窄径が4 μm の素子では、変調帯域はCR律速のため5 μm の素子と同程度であるが、 f_r は27 GHzまで伸びており、BTJ-VCSEL構造は f_r の改善に有効であることが明らかとなった。Fig. 8に、ほぼ同じ電流狭窄径を有する酸化狭窄型

Fig. 7 Small signal modulation response of TJ-VCSEL with 5- μm aperture diameter.

Fig. 8 Injection current dependence of relaxation frequency for BTJ-VCSEL and oxide-confined VCSEL.

VCSELとBTJ-VCSELの f_r の電流に対する伸びを比較した。 f_r の注入電流に対する傾き(Dファクター)は、モード体積の縮小効果のためBTJ-VCSELの方が大きく、自己発熱による飽和が始まる前に高い f_r に達していることがわかる。TJ-VCSELの f_r は、同じ活性層を有する酸化狭窄型VCSELの f_r 値(16 GHz)に対し大幅な伸長である。これらの素子では、TJ部の低抵抗化は十分達成されていたが、容量低減のための酸素イオン注入の深さ方向制御が不十分であったため、n-DBR周りの素子抵抗が増加した。このため、当初期待された自己発熱低減による微分利得飽和の抑制は実現できていない。今後、イオン注入条件の最適化により低抵抗化が図られれば、このトンネル接合型VCSELでのさらなる高速化が期待できる。

Fig. 9に、BTJ-VCSELの40 Gbps駆動時のアイ波形とビットエラーレート特性を示す。電流狭窄径は6 $\mu\text{m}\phi$ で

Fig. 9 Measured eye diagrams and bit error rates of the TJ-VCSEL under 40 Gbit/s transmission rate.

ある。VCSELの駆動条件はバイアス電流7 mA、変調電圧0.76 V_{p-p}で消光比は5.3 dBであった。受光素子は、酸化狭窄型VCSELの時と同じ、帯域幅20 GHzのものを用いたが、良好なアイ開口が得られ、直接変調VCSELにおいて40 Gbpsでのエラーフリー特性が確認¹⁹⁾された。

5. まとめと今後の展望

高速性と高信頼性を両立させるために、活性層にIn_{0.3}GaAs歪量子井戸を採用した波長1.1 μm 帯の超高速VCSELを紹介した。酸化狭窄型構造においては、変調帯域20 GHz、30 Gbps-100 mのエラーフリー動作を実証した。この素子の帯域制限要因は、主として自己発熱による微分利得の低下である。この課題を解決するために、素子の高速化と低抵抗化が両立出来るBTJ-VCSELを試作した。波長1.1 μm 帯での低抵抗トンネル接合を実現するため、Type-II型TJ構造を提案し、抵抗値 $4.0 \times 10^{-6} \Omega\text{cm}^2$ を実現した。このTJを適用したVCSELにおいて、変調帯域24 GHz、緩和振動周波数 $f_r = 27 \text{ GHz}$ 、及び、40 Gbpsエラーフリー動作を実証した。この高速化は、主に、モード体積の縮小効果によるものと考えられ、素子抵抗の低減により更なる高速化が期待出来る。

一方、高速20 Gbpsを越えるVCSELは、850 nm帯においても近年研究が活発化している。P側DBRの抵抗低減やテーパー型の酸化電流狭窄層を用いて、メサ容量の低減と電流狭窄径の小開口径化²⁰⁾を行ったり、活性層に10 %程度のInを混入²¹⁾させて、歪みによる微分利得向上を図ったりして30~35 Gbps程度の高速化を実現している。この波長帯の主なメリットは、これまでのVCSELの標準波長であるため、VCSEL以外の光部品もこの波長帯で入手容易である点と、従来の装置からの上位互換が容易であるという点である。

一方で今回紹介したような1 μm 帯のVCSELでは、既に述べたような高性能性(高速、高信頼性、高温動作、高効率性)や、裏面出射化による高密度実装性のほか、ファイバの材料分散が850 nm光に比べて約1/3と小さいためVCSELのスペクトル幅仕様の緩和や、アイセーフティ面での条件緩和などが期待できる。以上のような点から、1 μm 帯VCSELは、今後の光インターコネクション用光源の要求に適合しており、VCSELの新しい波長標準になりうると考えている。

光源に対する超高速、低消費電力、且つ、低コストの要求は、スーパーコンピュータのようなハイエンド用途向けのみならず、100 Gbps LAN等においても拡大し、超高速VCSELへの期待はさらに高まるであろう。

謝 辞

本研究の一部は、文部科学省の委託研究「将来のスーパーコンピューティングのための要素技術の研究開発プロジェクト」(2005-2007年度)の成果である。また共同研究において日頃からご指導頂く、東工大小林 功郎教授に感謝致します。

参考文献

- 1) C.-K. Lin, A. Tandon, K. Djordjev, S. W. Corzine, and M. R. T. Tan: IEEE J. Sel. Topics Quantum Electron. **13** (2007) 1332.
- 2) 佐藤 達夫: 応用物理 **76** (2007) 1232.
- 3) K. L. Lear and A. N. Al-Omari: *Proc. SPIE* **6484** (2007) 16.
- 4) B. M. Hawkins, R. A. Hawthorne III, J. K. Guenter, J. A. Tatum, and J. R. Biard: *Proc. 52nd Electron. Components and Technol. Conf.*, San Diego, May, 2002 p. 540.
- 5) T. Aggerstam, R. Marrcks Von Wurtemberg, C. Runnström, and E. Choumas: *Proc. SPIE* **4649** (2002) 19.
- 6) S. Weisser, E. C. Larkins, K. Czotscher, W. Benz, J. Daleiden, I. Esquivias, J. Fleissner, J. D. Ralston, B. Romero, R. E. Sah, A. Schonfelder, and J. Rosenzweig: IEEE Photon. Tech. Lett. **8** (1996) 608.
- 7) R. G. Waters, D. P. Bour, S. L. Yellen, and N. F. Ruggieri: IEEE Photon. Tech. Lett. **2** (1990) 531.
- 8) H. Hatakeyama, T. Akagawa, K. Fukatsu, N. Suzuki, K. Tokutome, K. Yashiki, T. Anan, and M. Tsuji: Electron. Lett. **45** (2009) 45.
- 9) R. Nagarajan, T. Fukushima, J. E. Bowers, R. S. Geels, and L. A. Coldren: Appl. Phys. Lett. **58** (1991) 2326.
- 10) L. Coldren and S. W. Corzine: *Diode Lasers and Photonic Integrated Circuits* (John Wiley & Sons, Inc. 1995) Chap. 5.
- 11) J. D. Ralston, S. Weisser, I. Esquivias, E. C. Larkins, J. Rosenzweig, P. J. Tasker, and J. Fleissner: IEEE J. Quantum Electronics **29** (1993) 1648.
- 12) N. Suzuki, H. Hatakeyama, K. Fukatsu, T. Anan, K. Yashiki, and M. Tsuji: Electron. Lett. **42** (2006) 975.
- 13) K. Fukatsu, K. Shiba, Y. Suzuki, N. Suzuki, T. Anan, H. Hatakeyama, K. Yashiki, and M. Tsuji: Photon. Tech. Lett. **20** (2007) 909.
- 14) J. K. Guenter, J. A. Tatum, R. A. Hawthorne III, R. H. Johnson, D. T. Mathes, and B. M. Hawkins: *Proc. SPIE* **5737** (2005) 20.
- 15) J. J. Wierer, P. W. Evans, N. Holonyak, Jr., and D. A. Kellogg: Appl. Phys. Lett. **71** (1997) 3468.
- 16) N. Suzuki, T. Anan, H. Hatakeyama, and M. Tsuji: Appl. Phys. Lett. **88** (2006) 231103.
- 17) K. Yashiki, N. Suzuki, K. Fukatsu, T. Anan, H. Hatakeyama, and M. Tsuji: Jpn. J. Appl. Phys. **46** (2007) L512.
- 18) K. Yashiki, N. Suzuki, K. Fukatsu, T. Anan, H. Hatakeyama, and M. Tsuji: IEEE Photon. Tech. Lett. **19** (2007) 1883.
- 19) T. Anan, N. Suzuki, K. Yashiki, K. Fukatsu, H. Hatakeyama, T. Akagawa, K. Tokutome, and M. Tsuji: Optical Fiber Communication Conf. (OFC), San Diego, February, 2008, OThS5.
- 20) Y.-C. Chang, C. S. Wang and L. A. Coldren: Electron. Lett. **43** (2007) 1022.
- 21) P. Westbergh, J. S. Gustavsson, A. Haglund, H. Sunnerud, and A. Larsson: Electron. Lett. **44** (2008) 907.

レーザーワード

type-II トンネルジャンクション (type-II tunnel junction)

type-II型半導体ヘテロ接合を有するトンネル接合。トンネル接合は良く知られるように、順方向バイアスでは電圧に対し負性抵抗を示す。一方、逆バイアス時にはp型半導体の価電子帯からn型半導体の伝導帯への電子の量子トンネル効果のため、金属のようなオーミック特性を示し、これを利用して2つのデバイス間の接合や、キャリア変換に用いることが出来る。これらの用途では

抵抗が小さいことが望まれ、さらに光素子への適用に際しては光吸収が小さいことも必要となるが、低抵抗化と低吸収化は一般にトレードオフの関係にあり、両立は難しい。そこでtype-II型の半導体ヘテロ接合を用いることにより、光吸収を抑制しつつ、かつ電子に対するトンネル障壁高さも抑制して抵抗を低減するようなバンドラインアップを実現している。(阿南 隆由)