CMOSプロセスを用いたシリコンフォトニクス

馬場 俊彦

横浜国立大学 (〒240-8501 神奈川県横浜市保土ヶ谷区常盤台79-5)

Silicon Photonics Based on CMOS-Compatible Process

Toshihiko BABA

Yokohama National University, 79-5 Tokiwadai, Hodogayaku, Yokohama, Kanagawa 240-8501

(Received November 3, 2013)

Si photonics technologies enable dense integration of such photonic devices as passive devices, p/n modulators, and Ge photo-diodes. The CMOS-compatible foundry services of Si photonics achieve wafer-scale production of photonic integrated circuits with sophisticated functions as well as low cost by a multi-project-wafer process. Recently, they also include the fabrication of complicated photonic crystals and related nanostructures in their recipes. Thus, the research and development of photonic devices and integrated circuits are changing rapidly and becoming more design- and system-oriented. This paper reports such new trends and some example demonstrations.

Key Words: Silicon photonics, CMOS process, Foundry service, Photonic crystal, Optical interconnect

1. はじめに

シリコン(Si)フォトニクスは1980年代に研究が始まった当初¹⁾から、電子集積回路(Large-Scale Integrated Circuit: LSI)の製造インフラの活用や光・電子融合が標榜されてきた。長い基礎研究の後、2000年以降の進展により光源を除く様々な光デバイスが開発され²⁻⁹⁾、一定の性能に達した。2006年以降、本格的にCMOS互換プロセスを用いたウエハスケールの光集積が報告され¹⁰⁾、さらに高性能計算機等に用いられる光トランシーバとして実用化に至った。また2008~2010年に同様のプロセスを用いた一般向け製作代行(いわゆるファウンドリ)サービスや、これを利用した研究が登場し、最近では世界的に急増している感がある。

当然のことながら、このようなサービスを利用すると、各研究機関の個別プロセスを用いたのとは比較にならない大規模・大面積、高再現性・高歩留まりな製作が可能になる。そのため、従来の個々のデバイス開発の枠を超えた、高機能な光集積回路やシステム応用を目標とすることが可能になる。本稿では既に一変しつつあるこの分野の研究開発環境を報告し、関連する研究者・技術者の意識改革や新しいシステム開発を促したい。

2. Siフォトニクスファウンドリ

現在、一般利用者向けサービスを提供する3つのファウンドリがある。すなわちベルギーのIMEC(Interuniversity Microelectronics Centre)^{†1}、フランスのLETI(Laboratoire d'Electronique des Technologies de l'Information)^{†2}、シンガポールのIME(Institute of Microelectronics)^{†3}である。この他にもIBM^{†1)}やIntel^{†2)}のように共同研究先への限定サービスを行う企業、技術開発中でサービスに至っていない機関もあり、さらに外部発表がない機関もあると思われる。

多くの場合、Si LSIの旧世代の製造プロセスが転用されており、KrFエキシマレーザーのステッパ露光を含む180 nmプロセスから始まり、ファウンドリによってはArFによる130 nmプロセス、液浸ArFによる90 nm以下のプロセスへとルール縮小が進められている。いずれのファウンドリもFig. 1, 2に示すように、200~300 mmφ、Si層厚200~300 nmのSilicon-On-Insulator(SOI)ウエハを用い、光配線のためのSi細線導波路やリブ導波路、各種パッシブ部品、ファイバ結合のためのスポットサイズ変換器や回折格子、位相や光強度を調整するためのヒータやp/n接合、光検出のためのGeなどを形成するプロセスレシピをもっている。エピタキシャル成長されるGeは

^{†1} http://www2.imec.be/be_en/home.html

^{†2} <http://www-leti.cea.fr/en/>

^{†3} <http://www.ime.a-star.edu.sg/>

Fig. 1 Research and development using foundry service of Si photonics CMOS process.

Fig. 2 Schematic of MPW process.

もちろん、他のプロセスも層厚方向の構造スケールや曲線を多用する形状がLSIのそれらとは異なるため、旧製造ラインを転用してすぐにSiフォトンクスが製作できる訳ではなく、専用の技術的蓄積が必要である。

ところでこのようなサービスを単独利用しようとすると、必要となるレシピにも依るが、一千万円単位の費用がかかる(パッシブ部品のみであればはるかに安い)。これを例えば大学の研究室が単独で負担するのは困難かもしれない。しかし多数の利用者で分担すれば、費用を大幅に下げられる。これが複数プロジェクトウエハ(Multi Project Wafer: MPW)、もしくはシャトルといわれるプロセスである。上記のステップパ露光にはレチクルと呼ばれるフォトマスクセットが用いられる。このレチクルの面積をFig. 2のように利用者が分け合い、それに比例した費用を負担して、最終的にダイシング分離されたチップを受け取る。例えばレチクル面積を50分割すれば、その一区画の費用負担は数十万円に抑えられ、大学研究室でも利用しやすくなる。ただしMPWを実施するには、仕様と日程、支払いや納品を管理する窓口機関が必要となる。欧州ではePIXfab、米国ではOpSISがこのような窓口として活動している。ここではデバイスライブラリやプロセスデザインキット(Process Design Kit: PDK)の提供、その範囲内での性能保証、デバイス評価やパッケージングの代行サービスも用意されている(それらの利用によって費用が桁違いに変わる)。残念ながら日本にはこのような機関がなく、筆者自身が窓口になった8例など

限定的である(そのため、MPWに興味がある読者は一報されたし)。単独利用に比べるとMPWは費用が圧倒的に下がる代償として、一般に仕様が制約され、納期が遅くなり、プロセスの混在による若干の精度低下も生じる。また知財権・著作権の扱いが難しくなる点も認識しておく必要がある。

3. 設計と評価を中心とする研究開発

製作プロセスについて、ある程度はファウンダリと協議できる。しかし共同体制を組まない限り、条件の詳細は開示されない。また単独利用でない限り、困難を伴う特殊プロセスを一利用者が求めるのも難しい。さらにp/n接合やGeを含むフルレシピのウエハは標準的な納期が半年に及ぶ(パッシブのみであれば1~2ヶ月)。よって自由に試作を繰り返すこともできない。そこでファウンダリの標準仕様と関連情報を元に可能な限りデバイスや回路を設計し、提出が求められる業界標準GDS IIフォーマットのデータに反映させる。具体的には有限要素法や時間領域有限差分法を用いて光波伝搬を予測し、低損失化、広帯域化、許容誤差範囲の拡大をはかる。またヒータの熱解析、p/n接合のキャリア特性解析も設計に反映させる。これらには3次元解析が必須であり、中途半端な2次元解析では定量予測ができない。逆に言えば、正しい3次元解析は驚くほど試作デバイスの特性と一致する。

Fig. 2は25×32 mm²のレチクルを9機関で分割する例を表しており、機関FやIが占める面積は約2×8 mm²と小さい。しかしSiフォトンクスに多用される細線導波路は標準的な断面積が0.2×0.4 μm²、曲げ半径が5 μmと小さく、光回路のレイアウト自由度が高い。そのため、単純なデバイスであれば上記の面積に数百個が収納できる。これに対して、例えばTable 1のような多くのマスクレイ

Table 1 Example of layers in GDS II format data.

Layer No.	Devices
1	Si wires and wide areas
2	Rib
3	PhC
4	Silica trench at SSC
5	Clad window at PhC
6	Clad window at Si wire
7	Facet deep trench
8	Heater isolation trench
9	Al wire
10	Contact hole (heater)
11	Heater (upper layer)
12	Heater (lower layer)
13	Contact hole (pn)
14	Si n implant
15	Si p implant
16	Si n+ implant
17	Si p+ implant
18	Ge n implant
19	Si p implant for PD
20	Ge window
21	Probing/bonding pad
22	Si ₃ N ₄
23	Grating

ヤーの部品を設計し、ファウンダリから情報提供される露光の近接効果補正を施したデータを生成する必要がある。もし機関Aのように大面積を占有すると、設計や確認の作業は膨大になる。ところが現状、このような光回路設計には、LSIのような専用CADも、電子回路自動設計(Electronic Design Automation: EDA)、設計ルールチェック(Design Rule Check: DRC)といった支援ツールも存在しない。商用環境としては、市販の汎用CADソフト程度しかないのである。我々はこの作業に関わる様々なリソースを増強し、また大容量のデータを生成するための自動生成プログラムを作成、利用している。

一方、チップが納品されたら、それを迅速に評価し、次の試作日程に間に合うように設計にフィードバックさせる。しかし前述のようにチップに含まれるデバイスは多く、またFig. 2からわかるように、ステップ露光により同内容のチップが数十個は製作されるので、全てを評価する作業は設計に劣らず膨大となる。我々は伝搬特性評価系、群遅延評価系、高速信号評価系×2を整備している。そしてFig. 1のように、スポットサイズ変換器を搭載したチップ端面に光ファイバを結合させ、多芯プローブやプリント基板へのボンディングにより直流/高周波電気制御を行っている。光入出力用に回折格子を採用し、上方から2本のファイバを近接結合させ、電気制御にはプローブカードを利用する例も見られる。この場合、全てが上方からのアクセスなので、チップ分離せずにウエハ単位での評価が可能になる。

4. デバイス性能

多くの場合、Siが透明な波長1.3~1.6 μm 帯に向けてデバイスが開発される。光配線の基本となる細線導波路は扁平断面のため偏波依存性が大きく、主にTE偏波で用いられる。製作揺らぎによる光散乱に起因した伝搬損失は3 dB/cmが標準的であるが、90 nm以下のプロセスでは1 dB/cmに迫ってきた。偏波無依存化には正方断面が有効であるが損失が増える。光回路の大型化を許せば、リブ型導波路を偏波無依存化する方法もある。また、円孔配列から成るフォトニック結晶導波路も製作される。これは構造が複雑で損失が10 dB/cm以上と大きいので、スローライト生成など特殊用途に向いている。

パッシブ部品も低損失化が進んでいる。1×2分岐や2×2カプラでは製作誤差に強い多モード干渉(Multi-Mode Interference: MMI)構造がよく用いられ、損失は0.5dB以下である。交差にはテーパーを介した幅広導波路が用いられ、損失0.2dB以下、交差導波路へのクロストーク-30dB以下である。方向性結合器は導波路間ギャップの誤差が10 nmでも結合率が変わるため、分岐比を狙うのが難しく、光タップの目的に適する。

ファイバ結合にはスポットサイズ変換器か回折格子が用いられる。前者には逆テーパー細線導波路が用いられ、その先端幅が結合損失を決める。180 nmプロセスでは損失3dBが標準的であるが、90 nmプロセスでは1dB以下が期待される。後者では、単純な回折格子で5dB以

上が標準的な損失となるが、形状の工夫により3dB以下も得られる。一般に波長依存性が少なく低損失な点で前者、チップ分離なしにウエハ評価が行える点で後者が有利である。

波長合分波器にはアレイ導波路回折格子、エシエル回折格子といった回折型と、結合リング共振器などの共振型がある。前者は製作ゆらぎによる-20dB以上の背景ノイズ、後者は結合揺らぎによる分波スペクトルノイズについて改善の余地がある。偏波制御素子には非対称断面をもつ導波路が用いられるが、工程数を増やさない簡易な構造が課題である。遅延線には長尺導波路やスローライトが使われるが、100 ps以上の遅延には低損失化が課題である。これらにヒータを集積するのは容易であり、特性の調整や可変化に用いられる。

p/n接合はリブ導波路やフォトニック結晶導波路と組み合わせると変調器や可変減衰器に用いられる。変調器にはマッハツェンダー干渉計やリング共振器を基本構造とし、主に逆バイアス時のキャリアプラズマ分散により標準10 Gbps、最速60 Gbpsの変調が得られる。光減衰器にはpin接合リブ導波路が用いられ、順バイアス印加時のキャリアプラズマ吸収により0~40dBの可変減衰が得られる。Geフォトダイオードでは帯域10 GHz、感度0.5 A/W以上、暗電流0.5 μA 以下が標準的であり、40 GHz以上、1 A/Wも報告されている。我々がこれらのデバイスを組み合わせ、IMEファウンダリにより製作した可変シンボルレート差動四位相変移(Differential Quadrature Phase Shift Keying: DQPSK)レシーバをFig. 3に示す¹³⁾。このような複雑な機能が大学研究室の短期間の取り組みで実現できる状況は、数年前には考えられなかったことである。

さて、上に標準的と述べた性能はファウンダリ利用で普通に期待できるものであり、ファウンダリに依頼すれば構造データを入手できるであろう。さらに性能を上げたいときは、独自の設計を用意するか、ファウンダリとの共同研究体制の中でプロセスまで最適化する必要がある。前者の場合、プロセスルールに抵触しない、工程やレイヤを増やさない(増やすと費用が上がる)等を念頭におかなければならない。また標準的と思われる構造でも、ファウンダリの独自性が含まれるものには注意が必要である。同構造を自ら製作、または他のファウンダリで製作すると、知財権の侵害になる危険性がある。

ところで光と電子の完全融合は将来のインパクトが非常に大きい。具体例として、Geフォトダイオードとト

Fig. 3 Example of fabricated photonic integrated circuit (DQPSK receiver).

ランスインピーダンスアンプの集積が始まっている。しかしGe成長後の熱処理が電子回路を損傷する等のプロセス上の問題があり、標準的に可能という状況には至っていない。また現在のSiフォトニクスのプロセス仕様がLSIのそれとはかなり異なるため、両者を全てレシピ化しているファウンダリはない。また将来を考えても完全融合を目指すべきか、別チップでハイブリッド集積する方が得策か、などは議論がある。

5. フォトニックナノ構造デバイス

我々は高屈折率差構造とフォトニック結晶をフォトニックナノ構造と総称し、研究してきた。前者の一種であるSiフォトニクスは、上記のように既に発展を遂げている。そこで後者の機能を同様に発展・融合させるのが次のステップと考えている。比較的単純なSiフォトニクスデバイスと比べると、構造が複雑なフォトニック結晶には損失が大きい、動作帯域が狭い等の制約がある。一方でフォトニックバンドギャップ、スローライトなどユニークな光学特性を示す。特にスローライトは可変遅延や大きな光-導波路相互作用を実現するので、Siフォトニクスデバイスの高機能化・高性能化に有効である¹⁴⁾。

スローライトとは小さな群速度 v_g をもつ光のことで、フォトニック結晶や微小共振器に見られる大きな1次分散により発生する。低速化率を表す群屈折率 $n_g = c/v_g$ と動作帯域 $\Delta\omega$ には排他的な関係があり、 $n_g(\Delta\omega/\omega)$ は0.1近辺の一定値を取る。例えば目標の波長帯を $1.55\ \mu\text{m}$ 、動作帯域を $100\ \text{GHz}$ とすると、 $\Delta\omega/\omega = 5.2 \times 10^{-4}$ 、 $n_g \sim 200$ が最大値となる。実際は損失の制約から、この最大値は利用が難しいが、 $n_g \leq 50$ ならば比較的容易である。考えられる応用には、可変群遅延に関連して、高速な光信号のタイミングやジッタの制御、短パルスの分散制御、差動復調器の可変1ビット遅延、フェーズドアレイアンテナのRF位相器、光相関計の遅延走査などがある。また大きな光-導波路相互作用に関しては、高効率な非線形デバイスや小型光変調器などがある¹⁵⁾。

高次分散が少ない広帯域スローライトを発生させる格子シフトフォトニック結晶導波路(Lattice Shifted Photonic Crystal Waveguide: LSPCW)をFig. 4に示す。多数のヒータが集積され、各所の群遅延を変えることで全体としての群遅延や分散のスペクトルが制御される。上記のような排他的な関係のため、群屈折率を大きくし、遅延を増やすと帯域が狭くなる。しかし適度な帯域が保たれる範囲を用いれば、光パルスを変形させずに群遅延を変えることも、光パルスの分散を補償することもできる。またヒータの加熱パワーを変調すれば、kHzオーダーで遅延を走査することができるので、従来の機械式遅延走査を用いる光相関計よりも桁違いに高速な相関信号の取得が可能である。またヒータの代わりにpin接合を使えば、遅延チューニングが高速化される。LSPCWの中央を接合面とするp/nドーピングを施し、各所の順バイアスを変えてキャリアプラズマ効果を起こすことで、1 Gbpsの制御信号に追従する遅延チューニングが得

Fig. 4 Tunable delay and dispersion in heater-controlled lattice-shifted photonic crystal waveguide (LSPCW). (a) Magnified view of LSPCW buttjoined to Si wire waveguide. (b) Total view of fabricated device. (c) Tunable delay. (d) Tunable dispersion. Top bars depict distributions of heating power P . (e) Tunable delay in short pulse with heating.

られている¹⁶⁾。

LSPCW中で短パルスをスローライト伝搬させると、高次分散が小さい条件ではパルスピークパワーが高まり、非線形が増大する。これを利用するのがFig. 5の二光子吸収フォトダイオードである。逆バイアスを印加したp/n接合付きLSPCWに短パルスを入射すると、波長 $1.3 \sim 1.56\ \mu\text{m}$ でもSiに二光子吸収が発生し、フォトダイオードとして動作する。光電流は入射パワーの二乗に比例し、 n_g が大きくなると感度が増大する。暗電流が $100\ \text{pA}$ 以下と小さく、ピークパワー $10\ \text{mW}$ 以下でも検出できる。これを可変遅延と組み合わせると光相関計が構築できる。非線形効果については四光波混合による波長変換の高効率化、自己位相変調のスペクトル拡大とそれによるパルス圧縮が得られる。制御光と信号光を用意し、前者の二光子吸収キャリアによる動的波長変換を起こせば、後者の遅延を $10\ \text{ps}$ 以下の応答時間でチューニングすることもできる。

また、p/n接合付きLSPCWで実用に近いのがFig. 6に示す小型・高速なマッハツェンダー型光変調器である。従来のp/n接合付きリブ型導波路変調器では、キャリアプラズマ分散の屈折率変化が小さいので、デバイス長は

Fig. 5 Two-photon-absorption photodiode assisted by slow light effect. (a) Schematic of pin-doped LSPCW. (b) Responsivity characteristics.

Fig. 6 Mach-Zehnder modulator with LSPCW phase shifters. (a) Schematic and magnified view. (b) Eye pattern of 200-μm device at 10 Gbps. (c) Eye pattern of 90-μm device at 40 Gbps.

1 mm以上になる。スローライトは屈折率変化に対する位相変化を増大させるので、デバイスの短尺化に有効である。Fig. 6は $n_g = 15 \sim 30$ のLSPCW変調器の10~40 Gbps動作を示しており、特に10 Gbpsでは長さ200 μmで明瞭なアイ開口とエラーフリー動作が得られている。長さを短くしない場合は動作電圧 V_{pp} を引き下げ、 V_{pp}^2 に比例して消費電力を低減することもできると考えられ、高速な光インターコネクション応用に有望である。

6. まとめ

国内外の多くの研究者が、LSIのような高機能をもつ大規模光集積を夢見て、古くは1970年代からデバイスやプロセスを研究してきた。CMOS互換プロセスによる製作は、間違いなく、その一つの到達点である。Si以外のLSIが容易に想像できないのと同様に、たとえSiは発光しないという大きなハンディがあるとしても、CMOS互換プロセスがフォトニクスにおいても最終解になるだろうと感じる。最初に述べたように、同プロセスを用いる研究者は急増中で、ファウンドリも体制の充実をはかっている。今後、このような潮流は加速すると思われる。光・電子融合、光源の集積化、大規模な応用の開拓など課題は多く、今後のさらなる発展の可能性を考えると、Siフォトニクスはいまだ黎明期なのかもしれない。すなわち、この潮流を意識して取り組めば、学術的にも産業的にも、今後の覇権を奪取できる可能性は十分に残されている。

謝 辞

本研究は内閣府最先端研究開発支援プログラムとNEDO未来開拓研究プロジェクトの支援を得た。

参考文献

- 1) R. A. Soref and J. P. Lorenzo: IEEE J. Quantum Electron. **QE-22** (1986) 873.
- 2) 馬場 俊彦, 坂井 篤, 深澤 達彦, 大野 文彰: 電子情報通信学会論文誌 **J88-C** (2005) 363.
- 3) T. Tsuchizawa, K. Yamada, H. Fukuda, T. Watanabe, J. Takahashi, M. Takahashi, T. Shoji, E. Tamechika, S. Itabashi, and H. Morita: IEEE J. Sel. Top. Quantum Electron. **11** (2005) 232.
- 4) D. Ahn, C. Hong, J. Liu, W. Giziewicz, M. Beals, L. C. Kimerling, J. Michel, J. Chen, and F. X. Kärtner: Opt. Express **15** (2007) 3916.
- 5) W. Bogaerts, R. Baets, P. Dumon, V. Wiaux, S. Beckx, D. Taillaert, B. Luyssaert, J. Van Campenhout, P. Bienstman, and D. Van Thourhout: J. Lightwave Technol. **23** (2005) 401.
- 6) L. Liao, D. Samara-Rubio, M. Morse, A. Liu, D. Hodge D. Rubin, U. D. Keil, and T. Franck: Opt. Express **13** (2005) 3129.
- 7) B. Jalali, M. Paniccia and G. Reed: IEEE Microwave Magazine (2006) 58.
- 8) M. Lipson: IEEE J. Sel. Top. Quantum Electron. **12** (2006) 1520.
- 9) M. Hochberg and T. Baehr-Jones: Nature Photon. **4** (2010) 492.
- 10) C. Gunn: IEEE Micro, **26** (2006) 58.
- 11) Y. A. Vlasov: IEEE Commun. **50** (2012) s67.
- 12) M. N. Sysak, J. O. Anthes, J. E. Bowers, O. Raday, and R. Jones: Opt. Express **16** (2008) 12478.
- 13) K. Suzuki, H. C. Nguyen, T. Tamanuki, F. Shinobu, Y. Saito, Y. Sakai and T. Baba: Opt. Express **20** (2012) 4796.
- 14) T. Baba: Nature Photon. **2** (2008) 465.
- 15) T. Baba, H. C. Nguyen, N. Ishikura, K. Suzuki, M. Shinkawa, R. Hayakawa and K. Kondo: IEICE Electron. Express **10** (2013) 1.
- 16) R. Hayakawa, N. Ishikura, H. C. Nguyen and T. Baba: Opt. Lett. **38** (2013) 2680.

CMOS互換プロセス (CMOS-compatible process)

現在のLSIチップは膨大な数のCMOSトランジスタの集積により構成される。そしてそれを製造するための技術インフラ(ステッパーリソグラフィ、イオン注入、薄膜形成、エッチングなどを含む)は、一般にCMOSプロセスと呼ばれる。CMOS互換プロセスとは、このような

技術インフラをフォトンクス用に転用したもので、通常のプロセスに加えて、厚膜の形成やエッチング、Geのエピタキシャル成長などのレシピを付加し、Siフォトンクスの種々のデバイスや回路の形成や集積を可能にしたものである。
(馬場 俊彦)

格子シフトフォトニック結晶導波路 (lattice-shifted photonic crystal waveguide)

通常のフォトニック結晶導波路は、一様な周期構造にて構成されるフォトニック結晶に線欠陥、すなわち周期構造が線状に欠損した領域を導入することで実現される。このような導波路では、周期構造のブラッグ条件に対応するフォトニックバンド端においてスローライトが発現する。しかしその周波数帯域は狭く、高次の分散も大きいため、短い光パルスにスローライト伝搬させるのは難しい。これに対し、一部の周期列を導波路縦方向や横方向にわずかに移動させた構造は格子シフトと呼ば

れ、これを導入したフォトニック結晶導波路では、バンド端以外の帯域においてもスローライトが生じる。このようなスローライトは、格子シフトの方向や量に応じて帯域や高次の分散が様々に変化する。すなわちスローライト伝搬させたい光パルスのスペクトルに応じて帯域を広げたり、高次の分散を抑制したりすることができる。これはスローライトの応用上、きわめて重要である。
(馬場 俊彦)