光通信を支える超高速電子デバイス技術

佐野 栄一

NTT 未来ねっと研究所 (〒 239-0847 神奈川県横須賀市光の丘 1-1)

Ultrahigh-Speed Electronic Device Technologies for Lightwave Communication Systems

Eiichi SANO

NTT Network Innovation Laboratories

1-1 Hikarinooka, Yokosuka, Kanagawa 239-0847

(Received December 17, 1998)

Ultrahigh-speed integrated-circuit technology is one of the key technologies for achieving ultralarge-capacity optical communication systems. Technological breakthroughs in circuit and packaging design as well as improved transistor performance are needed to reach the over-40-Gbit/s operating region. This paper describes InP-based device, high-speed circuit, and broadband packaging technologies developed to boost the speed of lightwave communication ICs. By using these technologies, we could make 40-Gbit/s lightwave communication ICs. Future prospects and a number of other related technological issues are also addressed.

Key Words: Lightwave communication IC, GaAs, InP, High Electron Mobility Transistor, Heterojunction Bipolar Transistor

1. まえがき

インターネットの爆発的な普及に代表されるように情報通信量は飛躍的に増大しており、光通信システムの超大容量化が望まれている。これまでに高速電気信号処理、光信号処理等の研究成果を活用した10Gbit/s光伝送方式が商用システムに導入され¹⁾、更なる大容量化を目指して、光時分割多重(OTDM)、波長多重(WDM)を用いた光伝送の研究が活発に行われている^{2,3)}。電気時分割多重(ETDM)は、経済性、機能性、信頼性等で優れているとともに、OTDMとWDMの前段の多重化技術となるものである。したがって、ETDMの高速化はトータル容量の増大のために重要である。超高速電子回路はETDMを支える重要な技術であり、シリコン⁴⁾および化合物半導体⁵⁻²³⁾を用いて次期の目標となる40Gbit/s級集積回路の研究が活発化している。このような高速領域を実現するためには、デバイス技術のみならず回路設計技術と実装技術の革新が必要となる。

本論文では、広帯域・高速化に適した化合物半導体ヘテロ構造デバイス技術、回路設計技術、実装技術、ならびに、これらの技術を用いて試作した集積回路の性能について述べるとともに、将来の回路性能の予測と研究課題について論ずる。

2. 送受信回路への要求条件

光送受信回路の構成例をFig.1に示す。送信器は多重化回路(MUX)、電気-光変換回路、光ファイバアンプ(EDFA)から構成される。受信器はEDFA、光-電気変換(PD)、等化増幅部(PreとBase)、微分回路(DIF)から分配回路(Dist)までのタイミング抽出回路、識別回路(DEC)、分離回路(DEMUX)から構成される。タイミング抽出回路以外の回路には、直流近傍から最高動作速度までの広帯域性と良好な波形応答が要求される。EDFAの出現によりプリアンプおよびベースバンドアンプに対する低雑音性と高利得性という要求は緩和されている。

ここで、デジタル回路高速化のキーとなるDタイプフリップフロップ(D-F/F)の最高動作速度とデバイス性能との関係について考察する。デバイスの性能は電流利得遮断周波数 f_T と最大発振周波数 f_{max} により表される²⁴⁾。電界効果トランジスタ(FET)について f_T を、バイポーラトランジスタについて $2f_T f_{max} / (f_T + f_{max})$ を性能指数として既に報告されているD-F/Fの最高動作速度をプロットするとFig.2のように明確な相関が得られる²⁵⁾。同一デバイス性能ではSiバイポーラトランジスタの方がヘテロ構造バイポーラトランジスタ(HBT)およびFETより高速化が達成されているが、その理由として技術成熟度が高いため徹底した回路定

Fig.1 Optical sender and receiver configuration.

Fig.2 Relationship between device figures-of-merit and maximum operating speeds of D-F/Fs.²⁵⁾

数の最適化がなされていること、論理振幅が小さいこと等が上げられる。回路の高速化のためには、デバイスの高性能化、回路定数最適化とともに高速化に適した回路構成を開発することが重要となる。

3. ヘテロ構造デバイス技術

光送受信回路用ICに用いられる化合物半導体デバイスは、GaAs MESFET、GaAsあるいはInP系のヘテロ構造FET (HEMT)あるいはヘテロ構造バイポーラトランジスタ (HBT)である。デバイスの高 f_T 化はソース・ドレイン間チャンネル領域あるいはベース・コレクタ領域の電子走行時間の短縮であり、電子速度が大きい材料・構造の選択とゲート長あるいはベース・コレクタ領域の短縮が有効である。InP HEMTはGaAs MESFETあるいはGaAs HEMTに対して、電子速度が大きく、チャンネルへの電子閉じ込め効果が良いことに起因して短チャンネル効果が小さいため短ゲート化に適している。InP HEMTの一例をFig.3に示す²⁶⁾。この構造では、薄いInPリセスエッチストップ層の導入により、しきい値電圧の制御性が格段に改善されてい

る。0.1 μm ゲート長のInP HEMTの典型的な f_T は200GHzである。FETの f_T のゲート長依存性をFig.4に示す。InP HEMTの優位性が明確に示されている。なお、ゲート長が0.1 μm 以下の領域で f_T が飽和傾向を示しているが、その理由は寄生効果による。

Fig.3 Cross-sectional view of the InP HEMT developed at NTT.²⁶⁾

Fig.4 Relationship between gate length and unity current gain cutoff frequency.

InP HBTのエピタキシャル層構成の一例をTable 1に示す²⁷⁾。この例では、傾斜ベースの導入、InGaAs/InP複合コレクタによる電子の弾道輸送の促進により高速化を図っている。バイポーラトランジスタの f_T と f_{max} をFig.5に示す。ウェハ貼合せ技術を用いた500GHz近い f_{max} を有するInP HBTが報告されている²⁸⁾。

光変調器ドライバ用デバイスには高速性ととも高耐圧性が要求される。Fig.6に示すように両者はトレードオフの関係にある。図からInP HBTが優れていると言える。

Table 1 Epitaxial layer structure for the InP HBT developed at NTT.²⁷⁾

Layer	Material	Thickness (nm)
Emitter cap	n^+ -InGaAs	70
	N^+ -InP	30
Emitter	N -InP	70
Spacer	ud -InGaAs	5
Base	p^+ -In _x Ga _{1-x} As	45 ($x = 0.53 - 0.47$)
Collector	ud -InGaAs	300
	N -InP	20
	N -InP	100
Subcollector	N^+ -InP	30
	n^+ -InGaAs	20
	N^+ -InP	430
Buffer	ud -InGaAs	20
	ud -InP	100

Fig.5 Unity current gain cutoff frequency and maximum oscillation frequency for bipolar transistors.

Fig.6 Relationship between device figure-of-merit and breakdown voltage.

4. 回路設計技術

デバイスの高性能化とともに回路設計の重要性を指摘した。ここでは、回路設計技術の例として、新しい分布型ベースバンドアンプ⁷⁾とスーパーダイナミック型D-F/F²⁹⁾を示す。

分布型アンプはトランジスタも含めた容量と伝送線路のインダクタンスにより帯域が決まるため、集中定数型の帰還アンプと比較して広帯域化に有利である。従来の分布型アンプでは直流利得と高周波利得が異なるためベースバンドアンプとして使用できなかった。Fig.7に示す回路では周波数依存型終端回路により前述の課題を解決するとともに、損失補償回路によりFETの寄生抵抗に附随する帯域制限を改善している⁷⁾。この回路構成により集中定数型の帰還アンプと比較して約2倍広帯域なベースバンドアンプを実現できる。

スーパーダイナミック型D-F/F²⁹⁾の構成をFig.8に示す。この回路では保持側差動対のFETのゲート幅を読み込み側差動対のゲート幅より小さくして論理振幅を低減するとともにソース結合帰還対により信号遷移時間の短縮を図っている。スーパーダイナミック型D-F/Fは最高クロック周波数からその半分の周波数まで動作するダイナミック型（データは直流まで問題ない）であるが、通常のマスタースレーブ型D-F/Fの2倍弱の最高動作速度を実現できる。その他のD-F/Fの高速化手法として、2段エミッタフォロアあるいはソースフォロアを介した帰還構成が用いられている⁴⁾。

コア回路の高速化が達成されると、入力バッファあるいは出力バッファが最高速度を制限する要因となる。この

Fig.7 Circuit configuration of distributed baseband amplifier and effects of the circuits.⁷⁾

Fig.8 Circuit configuration of super-dynamic D-F/F.²⁹⁾

ため、容量帰還型アンプを導入したデータバッファ、インダクタンスピーキング・容量結合レベルシフト型クロックバッファ¹³⁾、アクティブソースフォロア²²⁾による広帯域化手法が提案されている。さらに、40GHz以上の領域では入力バッファとコア回路間等の長距離配線が分布定数線路に見え始める。このような配線に対してはインピーダンス整合を行って波形品質を保証する方法が提案されている²⁰⁾。

5. 実装技術

動作周波数が高くなると、ICチップ実装時の寄生容量と寄生インダクタンスの影響が増大するとともに入出力間アイソレーションが低下し、回路の安定動作が得られなくなる。さらに超高速領域ではチップを搭載するキャビティの共振周波数が信号帯域に入る可能性もある。キャビティサイズをチップサイズぎりぎりの大きさとし、共振周波数を帯域外に押しやる「チップサイズキャビティ」パッケージが提案されている⁶⁾。この設計思想をもとに電磁界シミュレータを用いて設計されたパッケージの概略をFig.9に示す³⁰⁾。最上面をグランドとした薄膜多層基板と金属リッドにより「チップサイズキャビティ」が実現される。このパッケージにより50GHz帯域が実現されている。

6. 回路特性

これまでに報告されている光伝送用高速ICの最高動作速度をTable 2にまとめて示す。光変調器ドライバ以外の品種については、InP HEMTによりパッケージ実装状態で40Gbit/s動作が確認されている。デジタルICの動作波形をFig.10に示す¹⁶⁾。これらのICは世界初のETDMによる40Gbit/s、300kmの伝送実験に使用されている³¹⁾。ウェハ状態(オンウェハ)の測定では、さらに広帯域・高速な特性が得られている。分布型ベースバンドアンプのSパラメータ特性をFig.11に示す⁷⁾。利得(S_{21})は10dBで、3dB低下帯域は90GHzであり、入出力整合(S_{11} と S_{22})特性も良好である。また、40Gbit/s入力に対するInP HEMT多重化回路の80 Gbit/s応答波形²⁰⁾をFig.12に示す。測定系の限界と同程度の速度であるが、明瞭なアイ開口が得られている。このアイパターンは全ての電子回路で得られたものの中で最高速である。

Fig.9 A view of broadband chip-size cavity package.³⁰⁾

7. 今後の課題

最後に、今後の課題と方向について論ずる。

上記の実装技術はほぼ50GHzの領域まで適用可能である。広帯域化のためには同軸コネクタの広帯域化とセラミック基板のパターン微細化が必要である。また、「チップサイズキャビティ」パッケージの思想を踏襲すると、100GHz帯域で1mm程度までのチップサイズ自体の縮小化が必要となる。広帯域アナログインターフェースを削除する試みとして、広帯域性と高出力性を両立した単一走行キャリアフォトダイオード(UTC-PD)³²⁾と識別器を直結する受信器が提案されている³³⁾。UTC-PDのエネルギーバンドダイアグラムをFig.13に示す³²⁾。この構造では、光吸収層で発生したホールは極めて短い誘電緩和時間で応答し、性能は電子のみで決まる。このため、空間電荷の発生が抑えられ、高出力時の帯域低下が起りにくい。デジタル

Table 2 Maximum operating speed of lightwave communication ICs.

Circuits	FET		HBT	
	GaAs	InP	GaAs	InP
Baseband amplifier	56 GHz ⁵⁾	58 GHz ^{*6)} 90 GHz ⁷⁾	50 GHz ^{*8)} 55 GHz ⁹⁾	50 GHz ¹⁰⁾
Distributor		100 GHz ¹¹⁾		40 GHz ¹⁰⁾
EXOR		40 GHz ^{*12)}		
Limiting amplifier	30 GHz ¹³⁾	40 GHz ¹⁴⁾	32 GHz ¹⁴⁾	
Decision circuit	40 Gb/s ¹⁵⁾	46 Gb/s ^{*16)}	40 Gb/s ¹⁷⁾	
DEMUX		40 Gb/s ^{*16)}	30 Gb/s ¹⁸⁾	
MUX	45 Gb/s ¹⁹⁾	52 Gb/s ^{*16)} 80 Gb/s ²⁰⁾	40 Gb/s ²¹⁾	40 Gb/s ¹⁰⁾
Modulator driver	40 Gb/s, 2.9 V ²²⁾		20 Gb/s, 4 V ²³⁾	30 Gb/s, 2.2 V ¹⁰⁾

*: packaged ICs, others: on-wafer ICs.

Fig.10 Waveforms of InP HEMT ICs.

Fig.11 Measured S parameters for distributed baseband amplifier.⁷⁾

Fig.13 Energy band diagram of the UTC-PD.³²⁾

オードを用いた光受信器が提案され、80Gbit/sまでの DEMUX動作が確認されている^{35,36)}。今後に期待したい。

8. あとがき

超大容量光伝送を支える重要な技術の一つである超高速電子回路技術について、その要素となるデバイス、回路、実装技術を紹介し、光伝送用高速ICの現状を述べた。InP HEMTと高速回路・実装技術により40Gbit/sの実現の可能性が示された。最後に、更なる高速化を目指す際の課題と今後の方向について論じた。

参考文献

- 1) 中川 清司, 萩本 和男: NTT R&D **44** (1995) 241.
- 2) 山林 由明, 鳥羽 弘, 中沢 正隆: レーザー研究 **27** (1999) 本号.
- 3) 江村 克己: レーザー研究 **27** (1999) 本号.
- 4) H.- M. Rein and M. Moller: IEEE J. Solid-State Circuits **31** (1996) 1076.
- 5) S. Kimura, Y. Imai, S. Yamaguchi, and K. Onodera: Electron. Lett. **33** (1997) 93.
- 6) T. Shibata, S. Kimura, H. Kimura, Y. Imai, Y. Umeda, and Y. Akazawa: IEEE J. Solid-State Circuits **29** (1994) 1537.
- 7) S. Kimura, Y. Imai, Y. Umeda, and T. Enoki: Electron. Lett. **31** (1995) 1430.
- 8) 大平 理党, 天宮 泰, 丹羽 隆樹, 嶋脇 秀徳, 福知 清: 電子情報通信学会エレクトロニクスソサイエティ大会 (1997) p.58.
- 9) Y. Suzuki, H. Shimawaki, Y. Amamiya, N. Nagano, T. Niwa, H.

回路の論理振幅1V出力で100GHz以上の帯域を実現できる³⁴⁾。この回路構成を推し進め、送信器あるいは受信器を1チップ化し、超高速インターフェースは光で行い、電気の扱い易い領域まで速度変換して電気インターフェースをとる構成が有利であると言える。そのためにはデバイスの高集積化および簡単な構成の回路の研究が必要である。そのような試みとして、UTC-PDと共鳴トンネルダイ

- Yano, and K. Honjo: IEEE GaAs IC Symposium Tech. Dig., Anaheim, 1997, p.143.
- 10) H. Suzuki, K. Watanabe, K. Ishikawa, H. Masuda, K. Ouchi, T. Tanoue, and R. Takeyari: IEEE GaAs IC Symposium Tech. Dig., Anaheim, 1997, p.215.
 - 11) Y. Imai, S. Kimura, T. Enoki, and Y. Umeda: IEEE Microwave Guided Wave Lett. **6** (1996) 256.
 - 12) K. Murata, T. Otsuji, T. Enoki, and Y. Umeda: Electron. Lett. **34** (1998) 764.
 - 13) Z. Lao, R. Bosch, V. Hurm, A. Thiede, M. Schlechtweg, W. Bronner, J. Hornung, A. Hulsman, and T. Jakobus: Electron. Lett. **33** (1997) 2139.
 - 14) M. Nakamura, Y. Imai, S. Yamahata, and Y. Umeda: IEEE J. Solid-State Circuits **31** (1996) 1091.
 - 15) K. Murata, T. Otsuji, M. Yoneyama, and M. Tokumitsu: IEICE Trans. Electron. **E80-C** (1997) 1624.
 - 16) M. Yoneyama, A. Sano, K. Hagimoto, T. Otsuji, K. Murata, Y. Imai, S. Yamaguchi, T. Enoki, and E. Sano: IEEE Trans. Microwave Theory Tech. **45** (1997) 2274.
 - 17) Y. Kuriyama, T. Sugiyama, S. Hongo, J. Akagi, K. Tsuda, N. Iizuka, and M. Obara: IEEE GaAs IC Symposium Tech. Dig., Philadelphia, 1994, p.189.
 - 18) K. Runge, P. J. Zampardi, R. L. Pierson, P. B. Thomas, S. M. Beccue, R. Yu, and K. C. Wang: IEEE GaAs IC Symposium Tech. Dig., Anaheim, 1997, p.211.
 - 19) Z. Lao, U. Nowotny, A. Thiede, V. Hurm, G. Kaufel, M. Rieger-Motzer, W. Bronner, J. Seibel, and A. Hulsman: Electron. Lett. **33** (1997) 589.
 - 20) T. Otsuji, K. Murata, T. Enoki, and Y. Umeda: IEEE GaAs IC Symposium Tech. Dig., Anaheim, 1997, p.183.
 - 21) 山口 聡, 大畑 正信, 山幡 章司, 松岡 裕: 電子情報通信学会春季大会 (1993) p.5-174.
 - 22) Z. Lao, A. Thiede, U. Nowotny, H. Lienhart, V. Hurm, M. Schlechtweg, J. Hornung, W. Bronner, K. Kohler, A. Hulsman, B. Raynor, and T. Jakobus: IEEE J. Solid-State Circuits **33** (1998) 1520.
 - 23) 永野 暢雄, 早田 征明, 洲崎 哲行, 本城 和彦: 電子情報通信学会電子デバイス研究会資料, ED94-122, 1995.
 - 24) E. Sano, Y. Matsuoka, and T. Ishibashi: IEICE Trans. Electron. **E78-C** (1995) 1182.
 - 25) E. Sano, Y. Imai, and H. Ichino: OFC'95 Tech. Dig., San Diego, 1995, p.36.
 - 26) T. Enoki, T. Kobayashi, and Y. Ishii: IEEE GaAs IC Symposium Tech. Dig., Philadelphia, 1994, p.337.
 - 27) S. Yamahata, K. Kurishima, H. Nakajima, and E. Sano: *Proc. Ultrafast Electron. Optoelectron.*, Incline Village, 1997, p.135.
 - 28) R. Pallela, D. Mensa, B. Agarwal, Q. Lee, J. Guthrie, and M. J. W. Rodwell: *Proc. Int. Conf. Indium Phosphide and Related Materials*, Tsukuba, 1998, p.68.
 - 29) T. Otsuji, M. Yoneyama, K. Murata, and E. Sano: IEEE GaAs IC Symp. Tech. Dig., Orlando, 1996, p.145.
 - 30) S. Yamaguchi, Y. Imai, S. Kimura, and H. Tsunetsugu: MTT-S IMS Tech. Dig., San Francisco, 1996, p.243.
 - 31) K. Hagimoto, M. Yoneyama, A. Sano, A. Hirano, T. Kataoka, T. Otsuji, K. Sato, and K. Noguchi: Tech. Dig., OFC'97, Dallas, 1997, p.242.
 - 32) T. Ishibashi, N. Shimizu, S. Kodama, H. Ito, T. Nagatsuma, and T. Furuta: *Proc. Ultrafast Electron. Optoelectron.*, Incline Village, 1997, p.83.
 - 33) Y. Miyamoto, M. Yoneyama, T. Otsuji, K. Yonenaga, and N. Shimizu: IEEE GaAs IC Symp. Tech. Dig., Atlanta, 1998, p.51.
 - 34) N. Shimizu, N. Watanabe, T. Furuta and T. Ishibashi: IEEE Photon. Technol. Lett. **10** (1998) 412.
 - 35) K. Sano, K. Murata, T. Akeyoshi, N. Shimizu, T. Otsuji, M. Yamamoto, T. Ishibashi, and E. Sano: Electron. Lett. **34** (1998) 215.
 - 36) K. Murata, K. Sano, T. Akeyoshi, N. Shimizu, E. Sano, M. Yamamoto, and T. Ishibashi: Electron. Lett. **34** (1998) 1424.

レーザーワード

超高速電子デバイス (ultrahigh-speed electronic device)

光通信あるいはワイヤレス通信のフロントエンドに主に用いられる高速、広帯域な電子デバイス。動作速度の明確な定義はないが、通常はギガビット/秒あるいはGHz以上の速度領域に用いられる用語である。ギガビット/秒の領域ではシリコンのCMOSあるいはバイポーラトランジスタ

が使用され、10ギガビット/秒以上の領域ではGaAsあるいはInP基板上に形成された電界効果トランジスタFETあるいはヘテロ構造バイポーラトランジスタが使用されている。(佐野 栄一)

モード同期半導体レーザー

(mode-locked semiconductor laser)

モード同期を動作原理としてパルス発振する半導体レーザー。基本的にレーザーは共振器の周回周波数に対応する間隔を持つ複数の縦モードで発振するが、その位相は通常ランダムなためCW発振となる。各縦モード間の位相が揃っているとすると、フーリエ変換の関係から明らかなように時間領域ではモード間隔に対応する繰り返しの光パルス列となる。モード同期法はレーザーの発振縦モード間の位相を揃える事により光パルス列を生成する

方法であり、同期方法により能動モード同期と受動モード同期に分けられる。能動モード同期は強制的に共振器の周回周波数で変調をかける方法で、半導体レーザーの場合は利得電流を直接変調したり、共振器内に光変調器を配置する方法が一般的である。一方、受動モード同期は非線形効果を利用して自動的にパルスを生じさせる方法であり、光強度が強くなると吸収が小さくなる可飽和吸収体を共振器内に配置した構成が多く用いられる。(小川 洋)