半 導 体 用 金 属 材 料

山 本 博 司* 北 田 正 弘**

1. 緒 言

三年一昔といわれるぐらい移り変りの激しい半導体産業では、材料関係の研究・開発速度も極めて早い。半導体装置はダイオード、トランジスタなどの半導体素子と、これを組み立てている金属、酸化物、有機物材料からなっており、半導体装置の進展に伴い新材料および新プロセス技術が次々と開発されている。

半導体装置に使われている金属材料は、能動的な役割こそ果していないが、半導体素子の間をつなぐ動脈のような役割を果しており、ときには金属材料の信頼性および寿命がそのまま IC, LSI の信頼性と寿命になる。したがって、目的とする半導体素子の特性に良く適合した金属材料とその加工方法を開発することは、半導体自体を開発するのと同程度に重要である。金属材料は能動的な働きを示さないため、半導体の陰にかくれ勝ちであるが、海外では基礎から応用に到るまでの研究をきめ細かく、かつ精力的に行なっており、半導体以外の材料での技術格差が半導体素子の彼我の格差になっているといっても過言ではない。

本稿では、半導体用金属材料に関心を持っていただくことを目的として、現在使用されている半導体用金属材料のごく初歩的な問題点について解説する。

2. 半導体技術の概要

(1) 研究開発の動向

現在研究・開発されつつある IC, LSI の主な技術的目標は、(1)集積度の増大、(2)応答速度の増大、(3)高信頼化と長寿命化、(4)生産工程の省力化と自動化および生産コストの低減、などである。

IC, LSI の最も大きな特徴は集積化による機能の増大である。図1で示すように、集積度は約15年前の $10^2 \sim 10^3 / \text{cm}^2$ から、現在は $10^6 / \text{cm}^2$ にまで到達している。従来の技術を延長した場合には $10^7 / \text{cm}^2$ の集積度が限界と

考えられており、予測されるニーズに合った集積化を進めようとするれば、従来より桁違いに大きな技術的障害を乗り越えなければならない。集積度を高くするには、先ず半導体に形成する素子を小さくして高密度化するが、これに伴って電極、配線なども小さくしなければならない。微細化された素子間の配線には、素子の数分の1以下に微細な配線が必要とされる。たとえば、 $10^8 \sim 10^9 / \text{cm}^2$ の集積度では幅が数百 Å の配線が要求される。したがって、2次元的な配線だけでは不足するので、3次元的に展開する必要がある。2層、3層の多層配線技術が開発されつつある。

図1 集積回路の集積度の変化。

一方、配線の微細化、長尺化などによって配線部分での抵抗損失や電気容量が増大し、応答速度が遅くなる。また微細な回路になるに従って配線などの加工性のばらつき(写真食刻法などで金属薄膜を微細なパターンに加工するときの寸法の相対的なばらつき)や汚染(加熱や大気中放置による酸化、加工で用いる化学薬品による腐食や化合物形成など)の影響が顕著になるので、製品の不良率は増大する。これらを総合的に解決しないと、信頼性向上、長寿命化は勿論のこと生産コストの低減に結びつかない。

この意味では、pn 接合形成等の半導体自体における能動・受動素子の集積化技術より、金属材料等を使用した電極、配線部分などでの集積化技術のほうが一段と難しい。

* 株式会社日立製作所中央研究所、主任研究員

** 株式会社日立製作所中央研究所、研究員
Metals for Semiconductor Devices; Hiroshi Yamamoto,
Masahiro Kitada (Central Research Laboratory, Hitachi
Ltd., Kokubunji)
1976年5月21日受理

図2 集積回路作製手順。(a) Si ウェハ、(b) 絶縁膜形成、(c) pn 接合の形成、(d) 電極、配線、(e) ダイボンディング、(f) ワイヤボンディング、(g) 保護のための罐封止

(2) 半導体素子の製造プロセス

図2に集積回路を作製する手順の一例を示す。

まず、厚さ 0.3~0.5 mm 程度の Si の薄板(ウェハ、(a)の所望とする部分に pn 接合などの素子を形成する。たとえば、n 型不純物である P などをドーブした n 型 Si に p 型不純物である B などを気相から拡散[†]して pn 接合をつくる場合には、予め Si の表面に SiO₂ 等の絶縁物を化学蒸着法や熱酸化法により形成し、B を拡散したい部分の SiO₂ を弗酸等で化学的に除去して Si 表面を露出させる(b)。つぎに、石英管に B と Si ウェハを入れて高温に保ち、露出している Si 部分に B を拡散せしめて p 型層をつくり pn 接合とする(c)。

つぎに pn 接合などの素子に電流を出し入れするため真空蒸着法などで電極を形成し、同時に個々の素子間を結ぶ配線も行なう(d)。この電極と配線パターンの加工には写真食刻法が用いられる。これで素子を有する Si ウェハ表面内のプロセスは終了するが、直径数インチの Si ウェハには、同じ総合機能を有する単位(半導体装置 1 個に対応しチップという)が数百個以上つくられており、ダイヤモンドの針で疵をつけて Si のへき開を利用し、個々のチップに分ける。チップ 1 個は数 mm 角程度である。半導体装置は、ほとんどの場合プリント配線基板上に搭載されるので、これに適した形にしなければならない。まず、プリント基板端子へ接続できる導電端子を有する基板にチップを固定する。基板への固定には、予め Si ウェハの裏面に共晶合金層、半田層などを形成しておき、加熱してこれらの合金層を溶かして基板側の金属に接合する。これをダイボンディングと呼んでいる(e)。つぎに上記の基板上の導電端子と Si チップ上の端子とを電気的に接続する。これには通常直径 20~30 μm

の金属細線を使用する。この接続はワイヤボンディングと呼ばれている(f)。

最後にチップ表面の素子、電極、配線などを外部からの汚染や損傷からまもるために、セラミックの箱や金属の罐で封じたり、プラスチックで埋め込み(g)、半導体装置を完成する。ダイボンディング以後の工程を実装技術と呼んでいる。本稿では、これらの工程の中で最も重要な電極の形成からワイヤボンディングに到るまでの金属材料について解説する。

3. 半導体の表面上に使用される金属材料

半導体素子に電流(信号)を出し入れする電極は、つぎのような条件を満足しなければならない。

- (a) オーミック接合を示し、かつ接触抵抗が小さい。
- (b) 半導体と十分な接着力を有する。
- (c) 半導体素子に悪影響を及ぼすような反応を半導体との間で起こさない。
- (d) ワイヤボンディングが容易である。
- (e) 写真食刻が容易である。

また、ほとんどの場合電極材料が配線、端子材料としても使われるので、さらにつぎの条件を満たさなければならない。

- (f) 電気伝導度が大きい。
- (g) エレクトロマイグレーションが少ない。
- (h) SiO₂ ガラスなどの絶縁体との接着力が十分である。

以上のほかに、大量生産性、低価格等の経済性を考慮すると、

- (i) 蒸着などの方法で薄膜化が容易である。
- (j) 材料が安価である。

これらの条件を満足する Si 用電極としては Al が主に使われているが、価格を無視して高信頼化するとき Au が使われることもある。電極は半導体表面の保護被

[†] 拡散源としては固体源(B₂O₃, H₃PO₃)、液体源(BBr₃)、気体源(BCl₃, B₂H₆)などがある。

膜である SiO_2 、ガラスなどの薄膜に電極用の窓開けをして構成されるので、 SiO_2 、ガラスと電極材料との接着性も必要条件となる。Au は SiO_2 膜との接着力が極めて小さく、はく離し易いので、 SiO_2 との接着性の良い Cr, Mo, Zr, Ti などが Au の下地として使用されている。Al は SiO_2 との接着性は良いが、耐食性が劣るので要求される信頼度によっては罐封止等の十分な保護が必要である。

(1) オーミック接合

半導体と金属との接合は一般に整流性を示す。半導体素子で制御された電気信号は、そのまま外部に取り出さなければならないが、素子と外部をつなぐ電極に整流性があるとこの障害となる。したがって、電極金属と半導体とのオーミック接合が必要である。オーミック接合とは、半導体と金属を接触させたとき、両者の接触部を含むような回路(図3)における電流(i)-電圧(v)特性がオームの法則に従う半導体と金属の接合である。接触抵抗とは、半導体-金属の回路において、半導体と金属の接触部に存在する抵抗 R_c であり、 R_c の大きさは半導体と金属の接触状態により著しく異なる。

金属と半導体の接合は⁽¹⁾⁽²⁾、金属の仕事関数 ϕ_M 、お

図3 金属-半導体接触におけるオーミック接合。

よび半導体の仕事関数 ϕ_S と極性(p あるいは n 型)により決まる。図4 (a)は $\phi_M < \phi_S$ の関係にある n 型半導体と金属を接触したときのごく簡単なエネルギーバンドモデルで、半導体の伝導帯の底は金属のフェルミ準位よりエネルギー的に低くなり、障壁は生じないのでオーミック接合となる。一方、 $\phi_M > \phi_S$ の場合には、図4 (b)で示すように、金属の仕事関数と半導体の禁制帯のエネルギー幅で決まる障壁が生ずる。この障壁は金属と半導体が接触したのち、両者のフェル

ミ準位が揃うまで電荷のやりとりがあり、接触部に電気二重層(あるいは空間電荷層)ができる。これが金属と半導体の接触部を横切って流れる電子の実質的な障壁となって整流特性が生じ、非オーミック接合となる。p 型半導体と金属の接合では、 $\phi_M > \phi_S$ でオーミックとなり $\phi_M < \phi_S$ で整流性をもつ。

この金属と半導体の間に生ずる障壁を取り去って金属-半導体の接合をオーミックにする方法には、大別して次の2法がある。1つは、障壁の高さはそのままにして、障壁の幅を電子の波動関数の拡がり程度に小さくしてトンネル電流を増やし、事実上障壁がないような状態とする方法である。たとえば、半導体の不純物濃度(キャリア濃度)を増やしてゆくと、金属-半導体接合における電子のエネルギー単位は図5 (a)から(b)のように変化し、伝導帯の底が下ると同時に障壁の幅がせまくなり、半導体のフェルミレベルから金属中へトンネル電流が流れる。流れる電流の量は電子のトンネル確率に依存するから、半導体と金属の接触抵抗 R_c は半導体の不純物ドーパ量 N_D に比例し、式(1)で示される⁽³⁾。

$$R_c \propto \exp(\phi_B/\sqrt{N_D}) \quad (1)$$

ここで ϕ_B は障壁の高さである。Al と n 型 Si の接触で式(1)が成立するのは N_D が約 $5 \times 10^{19} \text{ cm}^{-3}$ 以上で、このようなオーミック接合の領域を電界放射(Field emission)領域と呼ぶ。 N_D が 10^{16} cm^{-3} 以下の場合には、トンネル電流が極めて少なくなる。障壁を越える電子は熱的に励起されたものだけであるから、 R_c はアレニウスの関係によって示され⁽³⁾、熱放射(Thermal emission)領域と呼ばれ、式(2)で示される。

$$R_c \propto \exp(\phi_B/kT) \quad (2)$$

k はボルツマン定数、 T は絶対温度である。図6は金属と n 型半導体の R_c に及ぼす N_D の影響である。オーミ

図4 金属と半導体接触の例。 ϕ_M , ϕ_S はそれぞれ金属と半導体の仕事関数。
(a) オーミック接合 ($\phi_M < \phi_S$)、(b) 非オーミック接合 ($\phi_M > \phi_S$)

図5 オーミック接合のつくり方。
(a) 非オーミック接合, (b) ドープ量増加によりトンネル電流が増えオーミック接合となる, (c) 合金化による障壁の変化でオーミック接合となる

図6 金属とn型半導体の接触抵抗 R_c に及ぼすドーナ濃度 N_D の影響⁽²⁾。Bは接合部の電荷量等を含むパラメータ, ϕ_B は障壁の高さである。

ック接合を示す電界放射領域と、非オーミック(整流性)の熱放射領域の間は、接触抵抗が非常に大きい遷移領域となる。

トンネル電流を増やすには、半導体に多量の不純物を拡散するのが最もやすいが、素子によっては低不純物濃度が必要とされる場合もある。このときには、pあるいはn型不純物となるような元素を含んだ合金電極を用いて、半導体のごく表面に高不純物濃度層を形成する。図7はp型GaP-Al(-5% Zn)電極の接触抵抗に及ぼす熱処理効果⁽⁴⁾で、熱処理によってAl中のZn(p型不純物)がGaPのごく表面に拡散してゆき、接触抵抗は処理温度の上昇とともに減少する。

図7 p型GaAsPに200°Cで蒸着したAl電極の接触抵抗 R_c に及ぼす熱処理効果⁽⁴⁾。
 $R_m = 7 \times 10^{-5} \Omega \text{ cm}^2$

オーミック接合を得るもう1つの方法は図5(c)で示すように半導体と金属の間に金属間化合物が生成されるような反応を起こして、この化合物の生成により障壁を低くする方法である。たとえば、室温でn型Si上にPtを蒸着して電極とし、これを450°Cで30 min加熱すると金属間化合物PtSiあるいはPt₃Si₂などが生じ、Ptとn型Siの間の障壁は極めて小さくなり、オーミック接合となる。

電極を形成する場合、電極金属の仕事関数が小さいほど半導体との間の障壁も小さくなるが、電極金属が半導体中に不純物として入ったとき、n型、p型のうちどちらの不純物となるかについても考慮しなければならない。たとえば、n型Siの場合Alはp型不純物となるので熱処理して高濃度層を形成しようとしてもAlによるアクセプタ準位が形成され、n型Si中のドーパントはアクセプタで補償される実効的な不純物濃度が下ってしまう。事実p型Siでは、 $1 \Omega \text{ cm}$ 程度でも450°C、10 minの熱処理を施すことによってオーミックとなるが、n型Siでは $0.01 \Omega \text{ cm}$ でオーミックを示さなくなる。また、半導体の禁制帯幅が大きいほど障壁は高くなるので、オーミック接合を得るのが難しくなり、 R_c も大きくなる。

R_c はジュール熱発生源ともなるので半導体の温度を上昇し、pn接合の電気的、光学的特性を損う。Siの場合には高密度の集積化を行うので $10^{-6} \sim 10^{-7} \Omega \text{ cm}^2$ の R_c が要求され、集積度の低いIII-V族半導体では $10^{-5} \sim 10^{-4} \Omega \text{ cm}^2$ でも実用に耐える。図8は禁制帯幅の異なるp型半導体とAl電極の R_c で⁽⁵⁾、禁制帯幅の大きいものほど R_c は大きい。また、p型より伝導帯の直下に不純物準位を形成するn型半導体のほうがオーミック接合になりやすい。

図8 約 10^{19} cm^{-3} のアクセプタ濃度を有するp型半導体のAlとの接触抵抗に及ぼす禁制帯幅の影響⁽⁵⁾。

接触抵抗の本質的な因子は上記の障壁の高さ、半導体の不純物濃度などであるが、半導体表面の清浄度なども大きな影響を及ぼしている。

(2) 電極金属の接着強度

電極は半導体から電流を取り出す窓口であるが、これを外部のリード端子に結びつけたり、素子相互の配線を行なうために図 2 (f) で示したようなワイヤボンディングを行なう。ワイヤボンディングの際には、電極に圧縮力、引張力、剪断力が複雑にかかるので、電極は半導体と十分な強さで接着していなければ、はがれてしまう。半導体装置の作製にあたっては、ワイヤボンディングのほかに洗浄で超音波を印加したり、写真食刻をするなど種々のプロセスを経るから、これらのプロセスにも十分耐える接着強度が必要である。接着強度は金属と半導体の化学親和力、仕事関数、相互拡散の程度、合金層および化合物層の有無などのほか、これらを左右する表面酸化被膜の厚さ、汚染の状況なども大きな影響を及ぼす。一般には、金属と半導体が相互拡散を全く起こさない状態では極めて小さい接着強度しかもっておらず、相互拡散を若干起こすような熱処理が必要である。図 9 は p 型 GaAsP に対する Al 電極の接着強度で⁽⁵⁾、室温から 300 °C 未満で蒸着した電極の接着強度はかなり小さいが、300 °C 以上では非常に大きくなる。この場合、接着強度の増大とともに接触抵抗も減少する。Al と p 型 GaAsP の 300~500 °C における熱処理によって生ずる接触抵抗の減少率は⁽⁴⁾温度の逆数に対して直線関係を示し、これから求めた活性化エネルギーは約 1 eV である。GaAsP 中の Al の体積拡散に関する活性化エネルギーは求められていないが、Zn 等の拡散に関する活性化エネルギーから考えると 2.0~2.5 eV と考えられる。したがって、金属と半導体の界面近傍で生ずる表面拡散などが接触抵抗を支配しているものと推定される。

図 9 p 型 GaAsP 用 Al 電極の接着強度に及ぼす Al 蒸着温度の影響⁽⁵⁾。

半導体表面の清浄度の影響の例として、典型的なのは Si の場合である。Si に Al 電極を蒸着する場合、Si を室内に放置した試料にそのまま Al を蒸着すると、超音波洗浄により Al は簡単にはがれてしまう。これに対して、Al 蒸着前に 10^{-6} Torr 程度の真空中で 100~200 °C に加熱して表面の吸着原子を取り去ったのち蒸着すると、超音波洗浄での Al のはがりは起こらなくなる。したがって、接着強度の大きい電極を形成するためには、半導体表面を清浄にし、かつ接着強度が一定の大きさ以上となる蒸着温度などを見出さなければならない。これらの多くは定量化が非常に難しく、ノウハウ技術としてそれぞれのメーカーが技術を所持しているのが現状である。また、配線材料は、絶縁材料である SiO_2 、ガラスなどとの接着力が十分でなければならないが、Au などは酸化物との反応を起こさないので接着力は極めて弱い。一方、酸化物と反応を起こす Al, Cr, Ti, Zr, Mo などは大きな接着強度をもっている。

(3) 電極金属と半導体の反応

Si には Al 電極が最も多く使われているが、接触抵抗を小さくするために、通常 400~500 °C で熱処理する。このとき、Si と Al は相互拡散を起こして接触抵抗は減少するが、Al が Si を不均一に浸食するような反応が起こる。写真 1 は Si の電極として Al を約 1 μm 蒸着後、500 °C、30 min の熱処理を行なったのち、Al のみを化学的に除去したあとの Si 表面の SEM 像で⁽⁶⁾、Si 表面には、いくつかのエッチピット状の凹みが観察される。この凹みは Al によって浸食された痕跡で、著しい場合には pn 接合にまで達することがある。最近の集積回路素子における pn 接合の深さは、応答速度の増大などのために 1 μm 以下とかなり浅くなってきており、上述のような Al 電極による Si の浸食が生ずると、pn 接合は短絡して用を足さなくなる。原因は Al 中に Si が優先的に溶解してゆくためと考えられているが、蒸着 Al

写真 1 Si の電極部に生じた Al による食凹⁽⁶⁾。周囲は SiO_2 絶縁物層で、中央の矩形部が Al と Si の接触部、矩形部内の凹みが Al によって浸食された部分。

中に予め Si を固溶限程度まで添加しておく、かなり抑制することができる。Al と Si の反応を完全に抑制するためには、Al と Si の間に Si, Al と反応しない金属を入れる必要がある。しかし、この方法は技術的にも経済的にも問題があり、Al 電極の形成条件、合金化などを検討することによって解決する方向にある。Al と Si の反応は、今後の超高密度集積回路などでさらに大きな問題となるであろう。

(4) エレクトロマイグレーション

半導体装置で配線用に使われている Al は、厚さが $0.5 \sim 1 \mu\text{m}$ 、幅が $0.5 \sim 10 \mu\text{m}$ と極めて小さい。この Al 配線には $10^4 \sim 10^5 \text{ A/cm}^2$ という超電導体なみの電流が流れる。このため、電子の流れと原子の流れが熱力学的に連結するエレクトロマイグレーションが起こる。エレクトロマイグレーションの原因としては、イオン化した原子と散乱電子との連結によるものと、熱的な励起状態の原子と電界との連結が考えられている。一般には、後者の連結力のほうが支配的であるとみられている。この場合、原子の偏流は電流と逆向きに起こるので、陰極側にボイドが多数発生し、陽極では移動してきた原子が表面に成長してウィスカをつくる⁽⁷⁾。ボイドは配線の断面積を減少させて電流密度を局部的に大きくするので、エレクトロマイグレーションを加速し、ウィスカは他の配線などとの短絡事故の原因となる。エレクトロマイグレーションによる断線、短絡事故は、しばしば集積回路の寿命を決める因子となる。いずれにしても、原子と電子の相互作用は電子が散乱されやすいところ、あるいは電界集中の起こりやすいところで強く、原子が不安定な状態にある転位、粒界、表面などの場所で顕著なボイドの発生が起こる。したがって、Al の結晶粒度が小さかったり、不純物や表面凹凸の多いほど起こりやすいと考えて差し支えない。

エレクトロマイグレーションによってボイドが生じ、Al 配線が断線するまでの時間 T_f と電流密度 J の間には式(3)の関係⁽⁸⁾がある。

$$W \cdot t / T_f = A J^2 \exp(-q/kT) \quad (3)$$

ここで W は Al 配線の幅、 t は厚さ、 q は活性化エネルギーであり、 A は Al の微細組織などによって決めるパラメータである。図 10 に結晶粒度の異なる Al 配線の T_f と温度との関係を示す。一般に温度が低くなるほど結晶粒度の影響が大きくなり、結晶粒径の小さい Al 配線ほど断線するまでの時間 T_f が小さい。また、表面の効果を調べるために、Al 配線上に SiO_2 ガラスを被覆したところ⁽⁸⁾、 T_f は著しく大きくなった。これは、表面拡散がエレクトロマイグレーションに大きな寄与をしていることを裏づけている⁽¹⁶⁾。Al 配線の表面を陽極酸化して Al_2O_3 としても同様の効果がある⁽⁹⁾。さらに、Al 中にエレクトロマイグレーションを阻止するため不純物を添加する

図 10 Al 配線のエレクトロマイグレーションによる断線寿命に及ぼす Al 組織の影響⁽⁸⁾。
A : 結晶粒径 $1.2 \mu\text{m}$ ($q=0.48 \text{ eV}$)
B : 結晶粒径 $8 \mu\text{m}$ (0.84 eV)
C : 結晶粒径, ガラスコーティング (1.2 eV)

トマイグレーションを阻止するため不純物を添加する研究もなされており、Cu など⁽¹⁰⁾が効果を示す。

現在研究が進められている高密度集積回路などでは、集積度を上げるため Al 配線の幅も $0.1 \sim 0.5 \mu\text{m}$ の微細化なものとなっており、エレクトロマイグレーションは増々起こりやすくなる。Al よりも Au のエレクトロマイグレーションのほうが少ないが、絶縁材料である SiO_2 ガラスなどとの接着強度が極めて悪いため、 SiO_2 との接着強度の大きい Ti, Cr を使用して、Ti-Pt-Au, Cr-Au といった複合配線にする⁽¹¹⁾。

(5) 配線材料のエッチングによる断線

半導体上で配線を行なう場合には、電極以外の配線部分を半導体から絶縁しなければならない。このため、Si 表面に絶縁体である SiO_2 ガラスを化学蒸着法などで形成する。 SiO_2 ガラスは、半導体に Na^+ , K^+ などの有害イオンが浸入するのを防ぐ役割も果しており、上記の有害イオンを効果的に捕獲するため数 mol% の P を添加したりんガラスがよく使われる。

電極および配線を行なうためには、まず Si 上に $0.3 \sim 0.6 \mu\text{m}$ 程度の SiO_2 膜を形成する。つぎに、電極を必要とする半導体上の SiO_2 を写真食刻法で取り去り、図 11(a) のように全面に電極および配線用 Al を蒸着する。通常 SiO_2 および Al の厚さは数 $1000 \text{ \AA}$ から $1 \mu\text{m}$ である。 SiO_2 のエッチングされた端部が図 11(b) のように Si との界面深くまで切り込まれた状態になっている場合には、この部分に蒸着された Al が不連続となるので、 SiO_2 の適正なエッチング加工が要求される。また、たとえ Al が連続になっていても、図 11(c) のように SiO_2 の切り込まれた部分に空洞がある場合には、Al 配

図 11 Al 電極部の不良形態.

(a) 適正な Al 蒸着, (b) SiO₂ のエッチング不良, (c) 空洞の生ずる場合, (d) Al がオーバーハング状となる場合

線パターンのエッチングのときにエッチング液が空洞に入り込み, この部分の Al が過度にエッチングされて断線する. これらの場合には, SiO₂ の加工を適正にすることによって解決されるが, 図 11 (d) のように Al 蒸着膜が SiO₂ の端部でオーバーハング状態となることもあり, この場合には Al 蒸着技術を改善しなければならない. このようなときには, Al の蒸着温度を下げて Al の雨滴状凝縮を抑えたり, 試料の回転などによって解決する. 最近では, Al 蒸着原子のまわり込みが大きいイオンプレーティングが試みられている⁽¹²⁾.

配線が単純な場合, SiO₂ 膜が 1 μm 以上とかなり厚い場合を除いては上記のような問題はほぼ解決されているが, Al 配線の幅を数 μm 以下にする場合 (高密度集積化) には, エッチングのばらつきによる SiO₂ 等の加工形状不良が多くなり, Al 配線の断線が顕著になる. このため, SiO₂ 膜などをイオンミリングなどで物理的に加工する技術が検討されている. 多層配線分野でも, 絶縁膜の段差を少なくするような配線技術の開発が行われており, SiO₂ の代りにエッチング特性などのよい絶縁性ポリイミド系樹脂を利用した 5 層までの Al 配線技術⁽¹³⁾⁽¹⁴⁾や, 配線用に蒸着した Al の一部を陽極酸化法で化成処理して Al₂O₃ となし多層配線を行なう技術⁽¹⁵⁾などが報告されている. これらの多層配線技術は今後ますます重要な研究課題となる.

(6) Al-Al 接合の接触抵抗

Al 電極から配線端子までを 1 回の蒸着で行なう場合には, Al 電極と配線端子は一体となっているので十分な電気伝導度を示すが, 多層に配線しようとする場合や, 電極と配線, 端子の蒸着を別個に行なう場合には, 一度形成した Al 蒸着膜の上にさらに Al を蒸着して配線を行なう. このような場合には, 金属-金属の接合とはいえ接触抵抗を無視できない. Al-Al は両者とも金属

図 12 Al-Al の接触抵抗に及ぼす 500°C 熱処理の効果⁽²⁷⁾.

で接触抵抗は小さいと思われるが, 空气中に曝されたり他の工程で種々の薬品に浸漬されると Al 表面は酸化され, 微視的には Al-Al₂O₃-Al 接合となっている. したがって, Al と Al の界面では高抵抗の Al₂O₃ による抵抗損失が生ずる. 図 12 は Al 電極 (下層 Al) を一度空气中に放置したのち, 配線用 Al (上層 Al) を室温で蒸着した Al-Al 接合の接触抵抗に及ぼす熱処理の効果⁽²⁷⁾で, 上層の Al 蒸着直後には $3 \times 10^{-7} \Omega \text{ cm}^2$ であった接触抵抗が, 500°C での熱処理により $10^{-8} \Omega \text{ cm}^2$ まで低下する. この接触抵抗低下の機構としては, 界面の Al₂O₃ の分解などが考えられているが, 詳細は未だ不明である. 界面に存在する Al₂O₃ を除去するため, 上層の Al を蒸着する前に下層 Al の表面をスパッタエッチングして Al₂O₃ を除去することも行なわれている.

Al-Al 接合のほか, Cr-Au, Ti-Au, Al-Au など多くの金属の接触でも界面で接触抵抗が生ずる. これらの金属-金属における接触抵抗は, 比較的電流密度の大きい素子が多かった数年前までの集積回路ではそれほど大きな問題ではなかったが, 最近の低電流動作の素子では問題になりつつある.

(7) ヒロックの発生

蒸着した Al などには, しばしばヒロック (hillock) と呼ばれる突起が生ずる. ヒロックの大きさと分布密度は, 金属の種類, 純度, 蒸着条件などによって異なるが, 一般に融点あるいは再結晶温度の低い金属ほど, また自己拡散係数の大きい金属ほど起こりやすい. ヒロックが存在すると, この凹凸により写真食刻の精度が落ち, SiO₂ ガラスなどを介して 2 層に Al を配線する場合には, ヒロック部分で SiO₂ が破れて短絡を起こす†. ヒ

† 超電導体を使用したジョセフソン素子メモリが実現できない技術的障害も, 使用する Pb, Sn などの低融点金属にヒロックが発生し, 短絡するためである.

ロック生成原因としては、基板と蒸着金属の間に生ずる歪を解放するためである⁽¹⁷⁾との説がある。ヒロックは蒸着中だけではなく、集積回路の装造プロセスで熱サイクルを加えると生成、消滅を繰り返す⁽¹⁷⁾。ヒロックもエレクトロマイグレーションと同様に拡散支配の現象であるから、不均一な拡散を低減するような方法を採用すれば、ある程度まで抑えることができる。このため、蒸着膜の結晶粒度を大きくしたり、Al 中の空孔の拡散を妨げる元素を添加する⁽¹⁸⁾などの方法が試みられている。

4. ボンディング用金属材料

半導体装置の配線を大きく分けると、

(a) 半導体表面上での素子間を結ぶ相互配線

(b) 半導体チップの端子から実装用基板上端子への配線

(c) 半導体装置(基板)の外部端子から回路基板(プリント配線基板など)への配線、などになる。

(a)は主に Al などの蒸着膜を写真食刻で加工して形成するが、(b)は半導体チップの端子と基板の外部端子とが空間的に離れているため、配線には金属細線などを使わなければならない。このとき、半導体チップを基板にしっかり固定しておかないとワイヤボンディングができない。半導体チップを基板に固定する作業をダイボンディングと呼ぶ。(c)は通常の半田付けと同様の技術であり、研究開発の報告や解説書も多いので本稿では触れないことにしダイボンディングとワイヤボンディングについて述べる。

(1) 半導体チップの基板への固定

半導体チップを基板に固定するダイボンディングには、固定と同時に半導体へのオーミック接合を行なう場合と、単に機械的に固定する場合とがある。ダイボンディング用の接合材料としては、Pb-Sn 半田、Pb-Sn 以外の共晶合金、導電性ペースト、低融点ガラス、

エポキシ樹脂などが使われる。これらの接合剤に要求される条件としては、

(a) オーミック接合が得られ、接触抵抗が小さいこと(この場合には導電性ペースト、ガラス、樹脂は使わない)。

(b) 接合強度が十分に大きいこと。

(c) 半導体の特性を劣下させたり、半導体を破壊するような反応を起こさない。

(d) 熱伝導度が大きく、半導体で発生する熱を速やかに基板に逃がす(この場合導電性ペースト、ガラス、樹脂は使われない)。

(e) 他のプロセス中も安定で、寿命、信頼性の優れていること、などで、これらは量産性に富み、かつ安価なことが必要である。

オーミック接合を必要とする場合には、基板側の接合面も金属であり、金属的な接合が行なわれ、主に Pb-Sn 半田を含めた共晶合金が使用される。表1に代表的なダイボンディング法を示す。半田は Pb-Sn 系が使われるが、共晶点が 183°C と Au のワイヤボンディング温度約 300°C よりかなり低いため、Au を用いてワイヤボンディングする素子には使えない。また、Si に対するぬれ性が悪いため、Si には予め Ni, Au などの金属層を形成しておく(蒸着、めっき)。

共晶接合としては、接合時に Si と基板側金属(たとえば Au)との共晶反応を利用する場合、Si と基板側金属との間に挿入した金属箔と Si の共晶反応を利用する場合(Au, Au-Ge, Au-Sn などの共晶合金箔を挿入する)、Si 上に Au-Ge などの共晶合金を蒸着しておき、加熱融解させて接合する場合とがある。接合時に共晶反応を起こさせる場合には、反応を促進させるために超音波などを印加することもある。これらの接合法のうち、いずれを選ぶかは前述の条件をどの方式が最もよく満足しているかによる。また、共晶合金の融点を変えたり、オーミック接合性、接合力の向上等を目的にして第3元素の

表1 ダイボンディングの分類。

方 式	基 板	Si 接合面	接合温度(°C)	利 点	欠 点	用 途
は ん だ	半田付できる材料	金めっき面	200~400	量産性あり、大型素子に可	半導体の劣下	パワ・ダイオードなど
共 晶 合 金	Au, Ag めっき面、厚膜材料	Si, Au めっき共晶合金箔	350~450	Au の熱圧着可、低接触抵抗	高温プロセス	広く利用されている
導電性樹脂	Au などの接触抵抗の低い面	Au めっき面	常温~200	低温プロセス、作業容易	耐熱性劣る、半導体の汚染	混成集積回路に適す
ガ ラ ス	セラミック	Si	400~600	リードフレームと同時に固定	高温プロセス、導通なし	裏面導通不要の素子
合 成 樹 脂	セラミック金属	〃	室温~200	低温プロセス、作業容易	導通なし	〃

添加が行なわれている。たとえば Au-Ge 共晶では Ni の添加により半導体との接触抵抗が低下し⁽⁵⁾、接合性も向上する。

導電性接着剤、たとえば Ag ペーストなどもしばしば使用される。導電性ペーストの利点は、室温から 150°C 程度の比較的低温でボンディングができることにある。共晶合金による接合に比較して温度が低いので、半導体の熱的劣化、汚染などが少ない。しかし、低温では Ag と半導体との相互拡散が起こらないのでオーミック接合を得るのが難しい。このため、半導体側に Ni, Au などオーミック電極を予め形成しておく。現在のところ導電性ペーストの用途は限られているが、簡便なので今後用途は拡大しよう⁽¹⁹⁾。

ダイボンディングでは、半田、共晶などの接合面積が不十分であると接触抵抗、接合部の熱抵抗が大きくなり、半導体の寿命を短くする原因となる。GaAs 等を使用した半導体レーザの場合、レーザを発する活性化層 (pn 接合近傍) で大量の熱が発生する。発生した熱を速やかに基板へ逃さなければ活性化層の温度が上昇してレーザ波長にずれが生じ、活性化領域には dark line⁽²⁰⁾と呼ばれる欠陥が生じてレーザを励起しなくなる。GaAs レーザの熱放散用基板 (IIa ダイアモンドなど) にダイボンディングする場合、GaAs 側に Au 電極を形成しダイアモンド側に Sn 導電層を形成する。両者の Au と Sn の部分を接触させて数百 °C に加熱して Au-Sn 共晶を生ぜしめ接合を行なうが、接合が十分でないと熱抵抗が大きくなり、GaAs レーザの劣化が早まる。写真 2 は

写真 2 レーザダイオード (GaAs) 側の電極 Au とダイヤモンドヒートシンク側の Sn とを共晶反応させてダイボンディングした部分の剪断破面 (×200×35)⁽⁵⁾。(a) 接合部 (比較的暗い部分) 面積が小さい例、(b) 接合部面積が大きい例

Au-Sn の反応面をはく離した場合の例で⁽⁵⁾、(a) の場合には接合領域が極めて少なく、(b) の場合には十分に接合している。図 13 は GaAs レーザのダイボンディング部の熱抵抗と写真 2 などから測定した Au-Sn 接合面の接合面積との関係で⁽⁵⁾、接合面積の増大により熱抵抗は急激に低下する。

半導体と共晶合金の熱膨張係数に大きな差があると接合後、半導体に歪が残り半導体特性の劣化の原因になり、極端な場合には半導体に割れが生ずる。また、貴金属を含む共晶合金には凝固時に体積膨張を伴うものが多い、これらの改善も望まれている。

図 13 GaAs レーザの熱抵抗と Au-Sn 接合の接合面積率との関係⁽⁵⁾。

(2) ワイヤボンディング

基板上にダイボンディングされた半導体表面上の端子から基板上の導体端子に配線するためには、金属の細い線、通常直径 20~30 μm のものが用いられる。ワイヤボンディング法は、金属細線を端子に接続するときの接合方法によって熱圧着法、超音波接合法、半田法、レーザビーム溶接法、電子ビーム溶接法などに分けられる。熱圧着法と超音波接合法は固相接合で、半田を除く他の 2 法は融接法である。現在のところ、大量生産性、信頼性、コストの面などから熱圧着法と超音波接合法が最もよく使われており、他の方法は生産性が悪いので特殊な用途に限られている。

(i) 熱圧着法

熱圧着法では、金属細線として Au が用いられる。Au は表面酸化を起こさず、ガス吸着性も低く、極めて延性に富んでいるので熱圧着用金属としては最適である。熱圧着の代表的方法は、図 14 で示すような耐熱合金あるいはセラミックス製キャピラリに直径数十 μm の Au 線

図 14 Au 線熱圧着(ワイヤボンディング)法.

(a) キャピラリより Au 線を引き出す, (b) Au 線に水素炎を吹きつける, (c) Au 球をつくる, (d) キャピラリに荷重をかけ圧着する, (e) リード端子へ Au 線を圧着する, (f) Au 線の溶断

を通し(a), 先ず Au 線の先端を水素炎で瞬間的に溶かして(b), 表面張力により球状にする(c). つぎに, キャピラリに 50~200 g の荷重を加えて球状の金を半導体上の金属端子部に押しつける(d). このとき, 半導体と Au 線はヒータで約 300°C に加熱されているので端子金属と Au は固相拡散あるいは金属間化合物を形成するような反応を起こして接合する. しかし, キャピラリの荷重を除いて基板の端子部へ Au 線を導き, ここで再びキャピラリに荷重をかけて接合したのち(e), キャピラリを上方に引き上げて Au 線に水素炎を当てて Au 線を切断し, 同時に次の接合に必要な球状の Au をつくる(f).

写真 3 に Au ワイヤボンディングの状況を示す. 半導体あるいは基板上の端子としては Au および Al が使用されており, Au-Al あるいは Au-Au の固相接合となる. Au-Au 接合は同種金属なので基板端子(Au)表面の汚れや接合時の温度, 荷重の管理さえ行えば接合に問題はない. Au-Al 接合の場合には, Au と Al が反応し

て AuAl_2 , AuAl , Au_2Al などの金属間化合物が形成される. このうち, Au_2Al は電気抵抗率も高く脆いので断線の原因となるので, なるべく形成されないような接合条件を見出すことが必要である. また, これら金属間化合物の形成に伴ってカーケンダル拡散が生じ, Au と Au_2Al の間で多数のボイドが生じ破断の原因となる. これを防止するには, 接合温度, 時間, 荷重の管理を十分に行なわなければならない. ボンディング以後の工程で加熱される

ような場合, 温度が高く(200°C 以上)時間が長いと金属間化合物が大量に形成されたり, ボイドの生成が原因で破断する事故がある. したがって, このような場合には Al 線の超音波ボンディングを用い, カーケンダル拡散や金属間化合物形成の懸念がない Al-Al 接合にするのがよい.

最近では, 大量生産性の向上, コストの低減などのために, より高速(数分の 1 秒以下)でボンディングすることが研究されており, Al 端子の酸化被膜, 吸着物質などが高速ボンディングを阻む要因として詳しく検討されている⁽²¹⁾.

(ii) 超音波接合法

超音波エネルギーを印加して 2 種の金属を接合する方法は, 半導体装置以外でも数多く行なわれているが, 超音波エネルギーの印加によって表面酸化被膜が破れ, 摩擦熱によって界面が接合するので実用金属の大部分は超音波接合が可能である. 図 15 に半導体用金属材料の接合を目的として試みられた超音波接合の可能な組み合わせを示す. 超音波接合の特徴は, 半導体を加熱しなくてもよいことで, 金属細線としては Al, Au が主に用いられる.

超音波接合法では, 金属細線に荷重をかけて超音波を印加するため, 熱圧着法で用いたようなキャピラリの代りにウェッジを用いて荷重をかけ, ウェッジを通して超音波エネルギーを印加する. 写真 4 は Al 線を Al 電極に超音波接合した状態を示す. 接合の強さは超音波入力, 接合荷重, Al 線の直径, ウェッジの形, 端子金属の組織, 表面の吸着物質, 酸化膜の厚さなどによって著しく左右される. 超音波エネルギー(印加時間も含める)が大きいほど接合力は増すが, エネルギーが大きすぎると線が潰れて接合した線が破断し易くなる. したがって, 接合力

写真 3 Au 線を Al 蒸着膜に熱圧着した状態.
($\times 50 \times \frac{3}{5}$)

図15 超音波接合ができる金属の組み合わせ。

のみならず線の強さも考慮して最適なボンディング条件（超音波入力，接合荷重，印加時間など）を決めなければならない。Al 線材としては以上のような検討を経て Al-1% Si 合金がよく用いられている。Si の添加により Al 線の強度が増大し，超音波エネルギーが接合界面に効果的に印加される。

熱圧着，超音波接合法で最も影響が大きい材料学的因子は金属表面の酸化や吸着等の汚染であり，表面科学のこの分野での活躍が期待される。

(3) 特殊な端子接合法

半導体チップを基板に固定し，半導体チップ上の端子と基板の端子を金属細線で結ぶのが最も普通の半導体装置であるが，工程の合理化，コストの低減などを目的にして，これらの工程を1回のボンディング工程で済ませる方法が考えられている。この方法は半導体チップの端子と基板の端子を半田などを用いて直接接合するもので，金属細線を使わないのでワイヤレスボンディングと呼ばれる。接合材料と接合方式によって数種に分けられるが，IBM 社で開発した CCB (Controlled collapse bonding の略)^{(22)~(25)} と呼ばれる代表的な方法を紹介する。CCB 法では図 16 で示すように Si 上の Al 電極の上に Cr, Cr-Cu 合金，Au の蒸着膜を重ね（接合端子の下地膜），その上に Pb-Sn 半田を半球状に形成し，これを接合用端子とする。接合用端子は，接合端子下地膜の大きさより若干大きめに蒸着した Pb-Sn 半田を溶融して，その表面張力により下地膜上に半球状に盛り上らせる。こうしてできた Si チップ側の接合端子と基板側

写真 4 Al 線の超音波接合。(×50× $\frac{2}{3}$)

(a) 良好な接合，(b) 接合部のはく離の例

に形成された Pb-Sn 端子の表面に溶剤を塗布し，突き合せて Pb-Sn 半田が溶ける温度に保たれた炉に連続的に挿入して接合する。このとき，Si チップの端子と基板の端子が溶融はんだの表面張力で自動的に位置合わせされる。

金属材料学的にみた CCB 法の問題点は大きくして3つある。第1は多数の接合端子を一挙に接合するために各端子の高さを揃えることで，この制御を完全に行なうこ

図 16 CCB(コントロールド・コラプス・ボンディング)法，フィンガーリードのはんだとパッドのはんだをフラックスを塗布して合わせ炉を通すとのはんだが再溶融して凝固し，アルミナ基板に半導体チップが接合される。BLM:Cr-Cu-Au 層 (a) ボンディング前，(b) ボンディング後

とである。このためには、端子下地膜の面積、基板端子の接合部面積を正確に定め、各端子へのはんだ蒸着量を一定にすることが必要である。第2はチップと基板の熱膨張差に起因する熱応力により起こる接合部の破壊で、この応力を吸収させることである。この目的のため、延性に富んだ Pb-5% Sn はんだが使われている。第3は Pb-Sn はんだの浸食性である。配線と電極は Al または Al-Si 合金であるから、Al が Pb-Sn はんだに浸食されないように Al 上にバリア金属として Cr-Cu を蒸着する。Cr-Cu は保護膜である SiO₂ との接着性を改善するために、Cr, Cr-Cu, Cu の順で蒸着する。また、Cu 表面上の酸化被膜は、はんだのぬれ性を阻害するので、Cu 上に Au を薄く蒸着しておく。

以上の工程は非常に複雑でチップ製造コストが高くなるので、必ずしも広く普及していない。しかし、製品の信頼性は非常に優れており、チップと基板のボンディングが自動的に行なわれるので組立てコストが低減する。CCB 法は世界市場の 80% を占有する IBM 社の電子計算機用ロジックおよびメモリ IC に全面的に採用され、ゆるぎない実績を挙げている。

ワイヤレスボンディングには、上記 CCB のほか数方式が有力なものとして提案されている。ベル研究所で開発されたビームリード法⁽²⁶⁾⁽²⁷⁾は超高信頼度半導体装置に採用され優れた実績を示しており、GE 社で開発されたテープキャリア法は^{(28)~(31)}、すでにアメリカの主な半導体メーカーや国内のメーカーで手がけられており、国内の薄型電卓用 IC などに適用されている。ボンディングの主流は将来、これらワイヤレス法に代るものと考えられる。

5. 結 言

半導体用金属材料は極めて多岐にわたっており、本稿では最も初歩的な事に触れただけである。このほか、素子の保護と使いやすくなるための実装技術と呼ばれる分野があり、ここでも多種の金属が使用されている。半導体に使われる金属材料は集積化によりますます微細化されており、加工技術も超精密加工の部類に入る。したがって、そう遠くない時期に原子のスケールの材料技術に挑戦するものと考えられる。

文 献

- (1) C.A.Mead : J.Electrochem. Soc., **115**(1968), 240 C.

- (2) C.A.Mead : *Ohmic contacts to semiconductors*, Electrochem. Soc., New York, (1969) .
- (3) A.Y.C.Yu : Solid-State Electronics, **13**(1970), 239.
- (4) 北田正弘, 山本博司 : 電気化学, **41**(1973), 570.
- (5) 北田正弘 : 未発表.
- (6) 梅崎 宏, 林田哲哉, 原田征喜 : 応用物理学会, 1976 年度春季講演大会予稿集, 112.
- (7) M.J. Attardo and R. Rosenberg : J. Appl. Phys., **41**(1970), 2381.
- (8) J.R.Black : IEEE Trans., ED-16(1969), 338.
- (9) 佐竹知光, 横山和雄 : 応用物理学会, 第 18 回講演大会予稿集, (1971), 1 PF 9.
- (10) F.M.J'Heurle and R.W.Wilson : Proc.IEEE, **57**(1969), 1580.
- (11) L.E.Terry and R.W.Wilson : Proc.IEEE, **57**(1969), 1581.
- (12) 柴田英夫 : 表面処理ジャーナル別冊特集号, 表面処理ジャーナル社, 東京, (1974), 111.
- (13) K.Sato, S.Harada, A.Saiki, T.Kimura, T.Okubo and K.Mukai : *Proc. 3rd Electronic Components Conference*, (1973), 15.
- (14) 原田征喜, 佐藤喜久治 : 電子材料, **12**(1973), 35.
- (15) 常光秀男, 柴 宏 : 半導体集積回路の生産技術シンポジウム, 電気化学協会, (1972), 47.
- (16) 小室慎佑 : 電子材料, **10**(1971), 154.
- (17) C.J.Santoro : J.Electrochem.Soc., **116**(1969), 361.
- (18) K.Sato, T.Ohi and H.Matsumaru : Met. Trans., **2**(1971), 691.
- (19) P.F.S.David : Solid State Technol., **18**(1975), 40.
- (20) B.C.Loach Jr., and B.W.Hakki : Proc.IEEE, **61**(1973), 1042.
- (21) G.L.Schnable and R.S.Keen : *6th Annual Reliability Physics Symposium Proceedings*, (1967), 170.
- (22) L.F.Miller : IBM J.Research and Development, **13**(1969), 239.
- (23) K.C.Norris and A.H.Landzberg : IBM J. Research and Development, **13**(1969), 266.
- (24) P.A.Totta and R.P.Sopher : IBM J.Research and Development, **13**(1969), 276.
- (25) 日本マイクロエレクトロニクス協会編 : エレクトロニクス実装技術便覧, 工業調査会, (1973), 242, 308, 309.
- (26) M. P. Lepselter : Bell Lab. Records, (Oct./Nov., 1966), 299.
- (27) 日本マイクロエレクトロニクス協会編 : エレクトロニクス実装技術便覧, 工業調査会, (1973), 252.
- (28) S.E.Grosmann : Electronics, **16**(1974), 68.
- (29) Electronics News : May 16 th (1974), March 31 st (1975), Jun. 2 nd (1975) .
- (30) 宮崎 迪 : 電子材料, **15**(1976), 43.
- (31) 日本マイクロエレクトロニクス協会編 : エレクトロニクス実装技術便覧, 工業調査会, (1973), 328.