A Study of Zn-Ferrite Core Planar Power Inductor Embedded in Organic Interposer for Power Supply integrated in LSI Package

H. Kobayashi, F. Sato, K. Hagita, R. Takeda*, M. Sonehara, T. Sato,

N. Matsushita*, K. Kobayashi**, H. Shimizu**, T. Fujii**, K. Ishida*** and T. Sakurai***

Spin Device Technology Center, Shinshu University, 4-17-1 Wakasato, Nagano 380-8553, Japan

*Materials and Structures Laboratory, Tokyo Institute of Technology, 4259 Nagatsuta-cho, Midori-ku, Yokohama 226-8503, Japan

**Shinko Electric Industries Co., Ltd., 36 Kita Owaribe, Nagano 381-0014, Japan

***Institute of Industrial Science, The University of Tokyo, 4-6-1 Komaba, Meguro-ku, Tokyo, 153-8505, Japan

In order to establish the basic technology of package level DC power grid for next generation power delivery to LSIs, Zn-ferrite core planar power inductor embedded in an organic interposer, for power supply integrated in LSI package, has been fabricated and evaluated. Zn-ferrite core planar power inductor embedded in organic interposer had a footprint of $850 \times 850 \mu\text{m}^2$, 2-turn, $20 \mu\text{m}$ thick copper spiral coil sandwiched by top and bottom Zn-ferrite film magnetic core. For a comparison, a 3-turn air core spiral inductor was also embedded in the same organic interposer, which exhibited a large degradation of inductance at high frequencies because of eddy current induced by widespread high frequency magnetic flux passing through the lower layer Cu metal plane. Zn-ferrite core planar inductor had a relative small decrease of inductance at high frequencies. From 3D electromagnetic field analysis, it was found that the magnetic core inductor embedded in interposer has a great advantage of a possible three dimensional layout of the inductor with small influence on the near signal-line and circuit ground.

Key words: Embedded power inductor in LSI package, organic interposer, planar power inductor, Zn-ferrite film, DC-DC converter

LSI パッケージ集積化電源用 Zn フェライト磁心プレーナパワーインダクタの有機インターポーザへの内蔵に関する検討

小林洸貴・佐藤史宏・萩田和洋・武田理恵*・曾根原誠・佐藤敏郎

松下伸広*・小林和貴**・清水浩**・藤井朋治**・石田光一***・桜井貴康***

信州大学スピンドバイステクノロジーセンター, 長野市若里 4-17-1 (〒380-8553)

*東京工業大学応用セラミックス研究所, 横浜市緑区長津田町 4259 (〒226-8503)

**新光電気工業株式会社, 長野市北尾張部 36 (〒381-0014)

***東京大学生産技術研究所, 東京都目黒区駒場 4-6-1 (〒153-8505)

1. はじめに

近年, LSI の低電圧化が進み, 集積度の向上や高速化に伴って LSI の消費電流は増大の一途を辿っている. Fig. 1 に LSI へのパワーデリバリー方式の変遷図を示す. 現在のボードレベル DC パワーグリッドでは, 電源-LSI 間の配線損失を低減するため DC-DC コンバータを LSI 近傍に配置する POL (Point of Load) 方式が主流となっている.

LSI へのパワーデリバリーの究極は, LSI にオンチップインダクタを搭載し, POL コンバータを集積したチップレベル DC パワーグリッドを実現することであり, オンチップ磁性薄膜インダクタの試作など^{1)~3)}, 基盤技術の開発が活発化している. その前段階として, 空心インダクタと高速 CMOS スイッチを組み合わせた集積化 DC-DC コンバータの開発が進められている^{4), 5)}. 例えば, INTEL の P. Hazucha らは LSI パッケージ上に表面実装タイプの空心チップインダクタを 4 個配置した 233 MHz スイッチング

四相 90nm-CMOS スイッチ DC-DC コンバータを試作した⁴⁾. また, K. Ishida らはシリコンインターポーザ上に実装した空心スパイラルインダクタを用いた CMOS スイッチ降圧 DC-DC コンバータを報告している⁵⁾. 空心インダクタは導体配線のみで構成できるため作製も容易でコスト的にも有利であるが, 単位面積あたりのインダクタンスが小さいため素子サイズを小さくすることが難しく, また, 空心インダクタから発生する高周波漏洩磁束は近傍配線にクロストークノイズを発生させるだけではなく, 回路のグラウンドとして利用される導体プレーンが近傍にある場合には, うず電流によってインダクタンスが低下すると予測される.

筆者らは, オンチップインダクタを搭載したチップレベル DC パワーグリッドの前に, 複数のアプリケーション LSI に直流電力を供給する POL コンバータが同一パッケージに集積されたパッケージレベル DC パワーグリッドが次世代の LSI パワーデリバリー方式として実用化されると予測している. この方式を実現するためには, DC-DC コンバー

Fig. 1 Trend in power delivery to LSIs.

タの中で最も体積の大きいパワーインダクタの小型化・低背化が必須であるとともに、複数のパワーインダクタをパッケージに内蔵することが必要になる。

筆者らはこれまでに、パワーインダクタの小型・低背化を目的として、スピンスプレー法によるスピネルフェライト膜作製技術^{8),7)}を用いたZnフェライト厚膜磁心やスクリーン印刷法による金属磁性微粒子複合材料磁心を採用したプレーナパワーインダクタを試作し^{8),9)}、数十MHz～数百MHzのスイッチング周波数で動作する数W出力のCMOSスイッチDC・DCコンバータに適用可能であることを示した。しかしながら、これまでの試作インダクタはガラス基板上に作製されたものであり、パッケージレベルDCパワーグリッドを実現するためにはパッケージへのインダクタ内蔵などの基盤技術を確立する必要がある。

本研究は、LSIパッケージ集積化POLコンバータの基盤技術として、パワーインダクタのパッケージ内蔵について検討したものである。本論文では、LSIパッケージにガラスファイラー有機インターポーザを用い、プレーナインダクタをインターポーザに内蔵する際の諸課題を明らかにするとともに、内蔵インダクタに磁心材料を用いた場合の効果を電気特性の測定結果ならびに電磁界解析を用いて空心インダクタの場合と比較した結果を述べる。

2. インダクタ内蔵用有機インターポーザ

インダクタを内蔵するLSIパッケージには、現在、民生用に多用されている有機インターポーザを採用した。

Fig. 2は有機インターポーザ基板の断面構造とインダクタ内蔵の様子を模式的に示したものである。内蔵インダクタは磁気シールド特性に優れた外鉄磁心内部コイル型¹⁰⁾プレーナインダクタと空心インダクタの二種類を検討した。

有機インターポーザ基板はガラス繊維／エポキシ樹脂からなる厚さ800 μmのセンターコア層を持ち、その両側を近傍配線や回路のグランドパターンを模擬したCuメタルプレーン、ガラスファイラー／エポキシ樹脂からなるビルドアップ層の順に積層した構成となっている。ビルドアップ

Fig. 2 Schematic cross-sectional view of the organic interposer having embedded inductors in the build-up layer.

層はエポキシ樹脂中に数μmサイズのガラスファイラーを分散させた複合材料シートを加圧・加熱して作製されるので、ビルドアップ層の積層工程の途中にインダクタ作製プロセスを導入することでインターポーザにインダクタを内蔵できる。エポキシ樹脂を含む有機インターポーザの長時間耐熱温度は200℃以下であるため、内蔵インダクタの作製プロセス最高温度はそれ以下にしなければならない。本研究では、100℃以下の低温溶液プロセスで作製できるスピンスプレー法Znフェライトを内蔵インダクタの外鉄磁心に採用した。

ビルドアップ層の積層工程の途中にインダクタ作製プロセスを導入する際、インダクタ作製後にインダクタの凹凸を吸収して平坦化するため、インダクタの高さ寸法を超える厚さのビルドアップ層が必要である。これまで試作したZnフェライト磁心プレーナインダクタ^{8),9)}の高さ寸法50 μmを参考に、インダクタを形成する層のビルドアップ層の厚さを80 μmとした。

Fig. 3 SEM image of build-up layer surface of the organic interposer, the build-up layer consists of a few μm diameter glass-filler and epoxy resin.

3. 有機インターポーザ内ビルドアップ層に直接成膜したスピンスプレー法 Zn フェライト厚膜の諸特性

3.1 ビルドアップ層の表面凹凸

Fig. 2 で示したように、有機インターポーザに内蔵される外鉄磁心型プレーナインダクタの下部磁心はビルドアップ層を下地として形成される。

Fig. 3 はビルドアップ層の表面 SEM 写真を示したものである。ビルドアップ層はエポキシ樹脂中に体積比率で約 50 % のガラスフィラーが充填され、Fig. 3 から了解されるように、その表面にはガラスフィラーの粒径に相当する数 μm の凹凸が観察される。

3.2 ビルドアップ層への Zn フェライト厚膜の成膜

Zn フェライト厚膜はスピンスプレー法^{6,7)}によってビルドアップ層表面に目標膜厚 10 μm で直接成膜した。Zn フェライト厚膜の組成は $\text{Zn}_{0.22}\text{Fe}_{2.78}\text{O}_4$ である。また、ガラス基板上に形成したポリイミド膜を下地層として成膜した Zn フェライト厚膜を比較試料として用意した。

3.3 ビルドアップ層上 Zn フェライト厚膜の構造と諸特性

Fig. 4 は、インターポーザ基板のビルドアップ層に Zn フェライト厚膜を直接成膜した場合と、ポリイミド/ガラス基板上に成膜した場合の断面 SEM 写真を示したものである。X 線回折の結果を併せて検討した結果、平坦なポリイミド表面に成膜された Zn フェライト膜は(111)面優先配向した柱状結晶粒構造を持っているのに対し、数 μm の凹凸があるビルドアップ層表面に成膜された Zn フェライト膜では結晶粒の成長に方向の規則性が見られず、X 線回折の結果からも特定の面の結晶配向は観察されなかった。

Fig. 5 に、振動試料型磁力計 (VSM, 理研電子株: BHV-55) を用いて測定した Zn フェライト厚膜の静磁化特性を示す。インターポーザ基板のビルドアップ層に直接成膜された Zn フェライトはポリイミドに成膜された場合に比べて磁化曲線の磁界に対する傾きが小さく、保磁力も大きい。

Fig. 6 は透磁率測定装置 (凌和電子株: PMM-9G1) を用いて測定した Zn フェライト厚膜の複素比透磁率の周波数特性の測定結果である。平坦なポリイミド表面に成膜された Zn フェライト膜の低周波における複素比透磁率の実

Fig. 4 Cross-sectional SEM image of the Zn-ferrite film, (a) deposited directly on the build-up layer of interposer substrate, (b) deposited on polyimide/glass substrate.

Fig. 5 Comparison of static magnetization curves measured in Zn-ferrite films deposited on build-up layer of interposer substrate or polyimide/glass substrate.

Fig. 6 Comparison of complex permeability vs. frequency curves measured in Zn-ferrite films deposited on build-up layer of interposer substrate or polyimide/glass substrate.

部は約 50 であり、広帯域ノイズ吸収用として開発された同一組成の Zn フェライトの透磁率の値とほぼ一致する¹¹⁾。一方、数 μm の凹凸があるビルドアップ層表面に成膜された Zn フェライト膜の比透磁率は約 30 程度であり、平坦な下地に成膜した場合の 6 割程度まで低下している。

柱状結晶粒構造を有するスピンスプレー法フェライト膜

Fig. 7 Schematic illustrations of Zn-ferrite core planar power inductor embedded in interposer substrate.

は隣接柱状結晶粒間の強い磁気結合が軟磁性に寄与するとされ¹²⁾、表面凹凸の大きなビルドアップ層を下地にした場合、不規則な方向の結晶成長によって磁気特性が劣化しているものと推定される。

4. 有機インターポーザへのインダクタ内蔵と電気特性の評価

4.1 有機インターポーザへのプレーナインダクタ内蔵

有機インターポーザに内蔵した Zn フェライト磁心プレーナインダクタの構造模式図を Fig. 7 に示す。サイズは 850 μm 角である。スパイラルコイル端部の側壁にも Zn フェライト膜を形成することで準閉磁路となる磁気回路構造を採用している。下部 Zn フェライト膜の表面を平坦化するために 3 μm 厚ポリイミド層を形成し、電気メッキ法により 20 μm 厚の 2 ターン Cu スパイラルコイルを作製した。また、上部 Zn フェライト膜を作製する前にハードベークフォトリソによるコイル段差の平坦化を行った。下部 Zn フェライト厚膜磁心の下地であるビルドアップ層の平坦化を行っていないため、Fig. 6 に示したように、磁心の比透磁率は 30 程度に低下しているものと思われる。比較のために、3 ターンの空心スパイラルインダクタを Zn フェライト磁心インダクタと同じ層に作製した。

Fig. 8 は有機インターポーザに内蔵した Zn フェライト磁心スパイラルプレーナインダクタと空心スパイラルインダクタの上面写真（内蔵プロセスの途中で撮影）と断面写真（内蔵プロセス終了後に撮影）を示したものである。同図(b)に示したように、Zn フェライト厚膜の膜厚は目標の

Fig. 8 Top view and cross-section of embedded inductors in interposer substrate.

10 μm より薄い 7.5 μm であった。また、上部 Zn フェライト厚膜磁心に対するコイル段差の平坦化が不十分なため、特に、コイル導体スペーシングに凹凸が残存していることが分かる。

Zn フェライト厚膜の磁気特性劣化を抑えるための下地ビルドアップ層表面の平坦化やプレーナインダクタ作製プロセスに幾つかの課題を残しているものの、インターポーザ基板に磁性体インダクタを内蔵することに他に先駆けて成功した。

4.2 内蔵プレーナインダクタの電気特性

インピーダンス/マテリアルアナライザ (Hewlett Packard : 4291A)を用いて有機インターポーザ内蔵プレーナインダクタの電気特性を測定した。測定にあたっては、測定系やリード線の残留インピーダンスを補正するために、Open/Short の校正を行っている。また、Fig. 8 の断面写真を参考に、インダクタの直下約 60 μm の位置に 20 μm 厚 Cu メタルプレーンを配した三次元電磁界解析モデルを作製し、Fig. 6 の有機インターポーザに成膜した Zn フェライト厚膜磁心の複素比透磁率の実測値を用いて三次元有限要素法電磁界解析ソフト (HFSS, (株)アンシス) により、インダクタンスならびに内部磁束密度分布を解析した。

Fig. 9 Frequency characteristics of inductance measured in 2-turn spiral Zn-ferrite core inductor and 3-turn spiral air core inductor. The calculated values are indicated using broken lines on the basis of 3-D electromagnetic field analysis (HFSS, Ansys Corp.).

Fig. 10 Magnetic flux density distribution of cross section view of each inductor with and without lower metal plane, which were calculated at 100 MHz using 3-D electromagnetic field analysis (HFSS, Ansys Corp.).

Fig. 9 に内蔵インダクタのインダクタンスの周波数特性の測定結果を示す。図中の破線は三次元電磁界解析による計算値であり、若干のずれはあるものの、実測値の周波数特性と概ね一致した。Zn フェライト磁心スパイラルインダクタと空心スパイラルインダクタのインダクタンスは 1 MHz でほぼ同一の 3 nH であった。周波数が高くなるにつれて、空心インダクタのインダクタンスは大きく低下しており、周波数 1 MHz の値に比べて 100 MHz では約半分に低下した。一方、Zn フェライト磁心インダクタのインダクタンスの低下は 100MHz で約 20 % であった。

5. 考 察

Fig. 10 は、Zn フェライト磁心スパイラルプレーナインダクタと空心スパイラルインダクタの 100 MHz における磁束密度の断面分布の解析結果を示したものである。図中には、有機インターポーザへのインダクタ内蔵を模擬した 20 μm 厚下層 Cu メタルプレーンを配置した場合と、インダクタを自由空間に配置した場合の二通りの解析結果を示してある。

Fig. 10 における Zn フェライト磁心プレーナインダクタ内部の磁束密度分布から、磁気シールド効果により磁心に磁束が集中し、その様子は下層 Cu メタルプレーンの有無に大きく左右されないことが分かる。一方、空心インダクタから発生する磁束は周囲に大きく広がり、下層にメタルプレーンが存在する場合、スパイラルコイルの鎖交磁束量が減少する。Fig. 9 における空心インダクタの高周波での顕著なインダクタンスの低下は、下層メタルプレーンを貫く高周波磁束によるわずかな電流によってコイル鎖交磁束が減少していることが大きく影響しているものと考えられる。

近傍配線や回路のグランドパターンが三次元的に複雑にレイアウトされる LSI パッケージに空心インダクタを内蔵する場合、高周波インダクタンスの低下に加えて、近傍配線へのクロストークノイズの誘導も懸念されるため、インダクタのレイアウトに大きな制約を受ける。これに対して、コイルへの磁心装荷はインダクタ特性への近傍配線やグランドパターンの影響を軽減するとともにクロストークノイズの抑制にも寄与するものと考えられる。

6. まとめ

複数の POL コンバータを同一パッケージに集積したパッケージレベル DC パワーグリッドの基盤技術の確立を目的に、100°C 以下の低温で合成が可能なスピンスプレー法 Zn フェライト磁心を用いて有機インターポーザへのプレーナインダクタ内蔵について検討を行った。得られた結果を要約して以下に示す。

(1) Zn フェライト磁心プレーナインダクタを有機インターポーザに内蔵する際の Zn フェライト厚膜の形成ならびに磁気特性の影響を調べた。有機インターポーザを構成するガラスフィラー/エポキシ樹脂ビルドアップ層は数 μm 程度の表面凹凸を有し、スピンスプレー法で成膜される Zn フェライト厚膜は不規則に結晶粒が成長するため、平坦な面に成長させた Zn フェライト厚膜に比べて透磁率が 6 割程度まで低下した。今後、ビルドアップ層の平坦化プロセスの導入が必要であると考えられる。

(2) 空心インダクタと Zn フェライト厚膜磁心プレーナインダクタを有機インターポーザに内蔵し、それぞれのインダクタンスの周波数特性を測定した。空心インダクタのインダクタンスは周波数 1 MHz の値に比べて 100 MHz で

は約半分に低下し、Zn フェライト厚膜磁心インダクタの場合のインダクタンスの低下は 100MHz で約 20 %であった。

(3) 有機インターポーザ内のインダクタ配置を模擬した三次元高周波電磁界解析から、空心インダクタの高周波でのインダクタンス低下は下層 Cu メタルプレーンを貫く高周波磁束によるわず電流が影響していることを明らかにした。また、磁心を装荷することで近傍導体の影響を軽減できることを示した。

以上の結果は、パッケージレベル DC パワーグリッドの基盤技術としてのパッケージ内蔵パワーインダクタにおいて、磁心の導入がインダクタサイズの縮小だけでなく、インダクタ特性におよぼす近傍導体の影響やクロストークノイズの軽減に必要不可欠であることを提示するものである。今後は、磁気特性の劣化の少ない磁心作製プロセスの検討と併せて、パワーインダクタ内蔵 LSI パッケージ集積化電源の試作を行う予定である。

謝辞 本研究は平成 23 年度信州大学グリーンイノベーション研究支援事業，科学研究費補助金（課題番号；24560328）の支援を得たことを記し，ここに感謝の意を表します。

References

- 1) D. Gardner, G. Schrom, F. Paillet, B. Jamieson, T. Karnik, and Shekhar: *IEEE Trans. Magn.*, **45**, 4760 (2009).
- 2) R. Meere, N. Wang, T. O'Donnell, S. Kulkarni, S. Roy and S.C. O'Mathuna: *IEEE Trans. Magn.*, **47**, 4429 (2011).
- 3) S. Bae, Y. Hong, J. Lee, J. Jalli, G. Abo, A. Lyle, B. Choi, and G. Donohoe: *IEEE Trans. Magn.*, **45**, 4773 (2009).
- 4) P. Hazucha, G. Schrom, J. Halm, B. A. Bloechel, P. Hack, G.E. Dermer, S. Narendra, D. Gardner, T. Karnik, V. De, and S. Borkar: *IEEE J. Solid-State Circuit*, **40**, 838 (2005).
- 5) K. Ishida, T. Yasufuku, S. Miyamoto, H. Nakai, M. Takamiya, T. Sakurai, and K. Takeuchi: *IEEE J. Solid-State Circuit*, **46**, 1478 (2011).
- 6) M. Abe: *J. Magn. Soc. Jpn.*, **22**, 1125 (1998).
- 7) N. Matsushita, M. Abe, K. Kondo, S. Yoshida, T. Sato, and K. Okada: *J. Surface Finishing Society Jpn.*, **61**, 425 (2010).
- 8) S. Okazaki, A. Takeuchi, A. Takeshima, M. Sonehara, T. Sato, and N. Matsushita: *IEEJ*, **131**, 484 (2011).
- 9) H. Ito, A. Takeuchi, S. Okazaki, H. Kobayashi, Y. Sugawa, A. Takeshima, M. Sonehara, N. Matsushita, and T. Sato: *IEEE Trans. Magn.*, **47**, 3204 (2011).
- 10) T. Sato: *Magnetics Japan*, **5**, 475 (2010).
- 11) K. Kondo, H. One, S. Yoshida, N. Masuda, T. Harada: *IEEJ, MAG-12-069*, 59 (2012).
- 12) M. Abe: *Magnetics Japan*, **6**, 66(2011).

2012年12月5日受理，2013年3月13日再受理，
2013年3月25日採録