アメリカにおける受動素子内蔵プリント配線板用材料の現状

山本 拓也*

*Oak Mitsui Technologies LLC (80, ファースト ストリート, フーシックフォールズ, ニューヨーク, 12090, 米国)

Current Status of Integrated Passive Printed Circuit Board Materials in United States

Takuya YAMAMOTO*

*Oak Mitsui Technologies (80, First Street, Hoosick Falls, NY, 12090, USA)

Key Words : Passive Component, Embedded Passive, Integrated Passive, Resistor, Capacitor

1. はじめに

プリント配線板に受動素子機能を「内蔵化」する基本的な発想は決して新しくはない。抵抗素子の内蔵化は1970年代から航空宇宙などの特殊用途のプリント配線板にてすでに実用化されてきた¹⁾。またコンデンサ素子の内蔵化は1990年前半から高速信号処理コンピュータ向けプリント配線板に採用されてきた²⁾。しかしながら、いずれの用途も市場サイズは限られており、一部の材料メーカーとプリント配線板メーカーがこれら特殊プリント配線板を供給するニッチな技術であった。

1990年後半から、携帯端末を代表とする電子機器の高機能化、コンパクト化が進み、さらなる「高密度」プリント配線板のニーズが出てきた。また同時期にインターネットの普及にともない、大量の情報を高速処理するIT機器(サーバ、ルータなど)の「高速化」対応のプリント配線板のニーズが出てきた。

アメリカでは受動素子をプリント配線板に内蔵化することによりこれらニーズに応えようと、1990年後半以降、EDC (Embedded Decoupling Capacitance Consortium)³⁾やAEPT (Advanced Embedded Passive Consortium)⁴⁾のコンソーシアムが結成され、受動素子内蔵プリント配線板開発の機運が高まった。それら成果を含め、いくつかの企業から開発製品が市場に提案され、一部では新製品の電子機器への採用が始まっている。本稿では、アメリカでの受動素子内蔵プリント配線板において、実用化または開発中の材料について解説する。

2. 受動素子内蔵プリント配線板とその効果

受動素子内蔵プリント配線板とは、文字通り、受動素子の機能をプリント配線板の内部に形成した構造の基板である。概念図を図1に示す。基板内部に受動素子を形成する方法には、既製の受動部品を基板の内層に実装する方法 (Inserted type) と受動素子用材料を用いて素子を基板内に作りこんでいく方法 (Formed type) がある。表面実装が得意な日本では Inserted type が多く検討されているが、アメリカでは For-

med type での検討が主流である。

受動素子を内蔵化することにより、主に2つの効果が期待できる。

1) 高密度化

プリント配線板の表面の受動素子部品実装密度がある一定以上になってくると、限られた面積内では部品を実装するスペースがなくなってくる。そこで基板内部にそれら受動素子機能のすべてまたは一部を移すことにより、飛躍的に基板を高密度化することができる。従来の受動素子部品実装では基板表面に納まらなかった設計を、受動素子を内蔵化することにより納めることが可能になり、あるいは基板自体を小さくすることが可能となる。受動素子を基板に内蔵化することにより、基板を縮小することに成功した事例を図2に示す。基板を縮小化することにより、コストダウンも期待することができる。

2) 高速化

LSIの高集積化、高速化(高周波数)が着実に進む中で、プリント配線板(含むICパッケージ基板)はLSIに安定的に電源電圧を供給する必要がある。LSIへの電源電圧安定化のためにはLSIへの電源供給ラインを低インピーダンス化する必要がある。LSIへの電源供給ラインのインピーダンスは一般に次の式にて表される⁵⁾。

$$Z = ((2\pi fL - 1/(2\pi fC))^2 + R^2)^{1/2} \dots \dots \dots (1)$$

ここで、fは周波数、Lはインダクタンス、Cはキャパシ

図1 受動素子機能内蔵プリント配線板の構造 (IPC 協会提供)

Technology			All-SMT	R & HDI C	R & CFP
Number of component	SMD	R	9	0	0
		L	4	3	4
		C	14	13	3
		Tr, D	5	5	5
	Embedded	R	0	9	9
		L	0	1	0
		C	0	1	11
Total		32	32	32	
Ratio of Embedded component			0%	34.4%	62.5%
Unit Size		Dimensions	8.7×10.7mm	7.0×9.0mm	6.3×8.3mm
		Layout
		Area	148	100	83
Unit Cost		Substrate	33	100	110
		BOM	106	100	92
		Assy	124	100	67
		Total	102	100	88

図2 受動素子内蔵化により基板を縮小化例(Motorola 社提供)

図3 コンデンサとICの距離を最短化することにより電源供給インダクタンスを最小限化

タンス，Rはレジスタンスである。この式からわかるように低周波数領域においてはキャパシタンス支配領域であり，キャパシタンス容量を上げることによりインピーダンスを下げる事が可能である。しかしながら，周波数が上がってくると，インダクタンス支配領域に移行し，インピーダンスを下げるためにはインダクタンス成分を下げる必要が出てくる。インダクタンスの主因はLSIとコンデンサを繋ぐ配線である。インピーダンスを下げるためには配線長を最小限にすること，すなわちLSIの直下にコンデンサを内蔵化することにより効果的にLSI電源を安定化することが期待できる。図3に概念図を示す。

3. 受動素子内蔵材料

3. 1 抵抗

現在提案または実用化されている抵抗材料には大きく分けて，金属薄膜タイプと厚膜ペーストタイプがある。

1) 金属薄膜抵抗

受動素子内蔵プリント配線板における薄膜抵抗材料の歴史は比較的長く20年以上あるが，市場は航空宇宙機器基板，メインフレーム向け基板など特殊用途に限られていた。材料メーカーもごく最近までOhmega-Technologies社の1社のみであった。しかしながらここ数年は携帯端末のマザー基板，モジュール基板やLSIのパッケージ基板での検討が進めら

れており⁹⁾，市場の広がりを期待して複数の材料メーカーが市場参入に名乗りを上げている。

金属薄膜抵抗材料は銅箔にサブミクロン厚の抵抗層が形成された構造になっている。薄膜抵抗の形成方法はめっき，スパッタリング，CCVD (Combustion Chemical Vapor Deposition) と各社さまざまである。表1に提案されている金属薄膜抵抗材料を示す。

それぞれの薄膜抵抗材料は，面積抵抗値(シート抵抗値)が定められている。材料そのものの面積抵抗値ばらつきの大きさは±5%以内が目安となっている。抵抗体の幅と長さの比を調整することにより，任意の抵抗値を形成することが可能である。図4に回路設計の一例を示す。原理的には，抵抗体の幅と長さの比を変えることにより多レンジの抵抗体を同一基板上に形成することが可能であるが，極端に長い抵抗や，細い抵抗は回路形成上の制約から限界はある。

抵抗体の形状は，エッチングにて形成され，複数のエッチング液を用いて選択的に銅と抵抗体をエッチングしながら抵抗体を形成していく。このエッチング工程での寸法精度誤差が加わり，最終的な抵抗値のばらつきは±20%が現実的な精度である。最近になり複数の加工検査メーカーから抵抗体をレーザーでトリミングする機器が発売された¹⁰⁾。これにより，抵抗体の精度を±1%以下にすることが可能となり，精度を必要とする用途への展開が期待される。

薄膜抵抗材料は、当然であるが、電子回路の抵抗として機能しなければならない。要求される主な特性として温度特性(TCR)がある。各社の抵抗体のベース金属はニッケルまたは白金であるが、これらベース金属の単体での温度特性は3000～5000 ppm/K であり、温度特性(TCR)を満たすことはできない¹¹⁾。リン(P) またクロム(Cr)などと合金化することにより、温度特性を 100ppm/K 程度に改善した合金設計に

なっている。温度特性に加え、定格出力、ESD(Electrostatic Discharge)、発熱量への配慮がなされた上で電子回路の設計が行われている。

2) 厚膜抵抗

受動素子内蔵プリント配線板における厚膜抵抗材料の歴史はまだ浅く、ドイツの Inboard 社が 1997 年に産業オートメーション機器用のプリント配線板を量産化したのが最初だと思われる。最近では Motorola 社が厚膜抵抗を同社のモジュール内に使用したことで注目を集めている。

厚膜抵抗材料はペーストとして供給される。ペーストは、カーボンブラックと樹脂(ポリマー)の混合物の PTF(Polymer Thick Film)と LaB 6 とガラスの混合物の CTF(Ceramic Thick Film)が提案されている¹²⁾。表 2 に提案されているペースト材料を示す。金属薄膜抵抗と比較して、幅広い面積抵抗の材料が提供されている。

抵抗体を形成する際はそれぞれのペーストを混合し、所定の面積抵抗に調合した後、スクリーン印刷により抵抗体を印刷する。レンジの異なる面積抵抗のペーストを準備しておけば、同一平面状に非常に広いレンジの抵抗体を抵抗体の寸法を変化させることなく形成できる。抵抗値のばらつきは 20%程度であり、金属薄膜抵抗同様、トリミングすれば 1%以下にすることが可能である。抵抗体を印刷するという意味では PTF と CTF は共通であるが、実際の基板への内蔵化プロセスは大幅に異なる。

PTF は配線形成された基板上に抵抗体を印刷、乾燥工程(230℃以下)を経て抵抗体が形成される。PTF の従来からの

図4 金属薄膜抵抗体の抵抗値設計方法

表1 金属薄膜タイプレジスタ

企業/研究機関	Ohmega	Shiple	Gould	Gould
開発名/商品名	Ohmega-Ply	Insite	TCR	TCR
抵抗材料/キャリアー	Ni-P/Cu	Doped Platinum /Cu	Ni-Cr/Cu	Ni-Cr-Al-Si/Cu
薄膜形成プロセス	めっき	CCVD	スパッタリング	スパッタリング
回路形成プロセス	エッチング	エッチング	エッチング	エッチング
抵抗値レンジ (Ω/Square)	10-250 1000(開発中)	1000	25-100	50-250
TCR(PPM)	-50, +100	100 以下	110 以下	110 以下
上市/開発中	上市	開発中	上市	上市
文献 No.	7)	8)	9)	9)

表2 厚膜タイプレジスタ

企業/研究機関	Dupont	ASAHI Chemical
開発名/商品名	Interra EP 20	Tu 008 シリーズ
抵抗材料	LaBa 6	カーボンブラック
薄膜形成プロセス	銅箔上にスクリーン印刷し、N 2 中、900℃で焼成、プリブレグとともに内層回路にラミネートする	内層回路上にスクリーン印刷、約 170℃で硬化させる
回路形成プロセス		
抵抗値レンジ (Ω/□)	10-10,000	100-200,000
TCR(PPM)	80/140 to -130/-170	±250 to ±700
上市/開発	開発中	上市
文献 No.	11)	12)

課題は、高温多湿(85°C/85 RH%)の環境下においての抵抗値のドリフトであった。これは銅配線と PTF 中のカーボンインクの界面での腐食により抵抗値が増加することに起因していたが、Motorola 社は銅配線と PTF の界面に銀めっき処理することによりこの点を改善し¹³⁾、同社は PTF を用いた受動素子内蔵モジュール基板を携帯電話用途に採用している¹⁴⁾。

CTF を用いたプロセスは既存のプリント配線板製造プロセスから見るとややチャレンジングである。ペーストが焼成型のセラミック材料であるため、900°Cでの焼成工程が必要となる。この温度では樹脂基板を使用することができないため、銅箔上に所定の抵抗体を印刷、窒素雰囲気にて焼成した後、樹脂基材に積層する。アメリカでは Coretec 社が焼成設備を導入して、試作を行っている。

3. 2 コンデンサ

現在提案または実用化されているコンデンサ材料は、①ラミネートタイプ、②樹脂・フィラーコンポジットタイプ、③ペーストタイプ、④薄膜タイプに分類される。

1) ラミネート

ラミネートタイプのコンデンサとして最も実績と歴史があるのは、Sanmina-SCI 社が提供している BC 2000™(Buried Capacitance)技術である。これは 50μm 厚の FR-4 コアをプリント配線板の電源・グランド層に配置し、デカップリングコンデンサとして機能させる設計であり、高速性、高信頼性を必要とするサーバー・ルータなどのネットワーク機器に 10 年以上の実績がある。最近の動向はさらなる薄型である。

薄型ラミネートの要求はネットワーク機器のさらなる高速信号処理化にともなう電源供給の低インピーダンス化が背景である。電源インピーダンスを下げるためには、電源供給のループインダクタンス、すなわち電源・グランド間の距離、を狭めることが有効であることから¹⁵⁾、現在絶縁厚 25μm 以下のラミネートを電源・グランド間に使用する検討が進められている。図 5 に厚さの異なるラミネートを電源・グランド層に使用した際のインピーダンス特性を示す。電源・グランド層を薄くすることにより、高周波数においてインピーダンスを低く抑えることができています。現在各社から市場に提供されている薄型ラミネートを表 3 に示す。

絶縁厚が 50μm 未満の薄型ラミネートはガラスクロスなどの補強材を含まないフィルムタイプが主流である。ネット

ワーク機器の場合には、高い絶縁信頼性が必要とされるため、全数 500 V の電圧印加試験(HiPot)が行われる。また層間の信頼性を確保するために、低粗度銅箔の銅箔が使用されている。

プリント配線板への加工方法は従来のコア材と変わらない。ただし、薄型コアに対応したプロセス搬送装置とハンドリング時の作業者の注意は必要となる。幸い、アメリカの主なプリント配線板メーカーには薄型コア対応の設備が導入されており、設備のないプリント配線板メーカーは作業者のトレーニングといったソフト面で対応している。

絶縁厚が 25μm 以下の薄型ラミネートを用いた受動素子内蔵プリント配線板の開発と実用化は今のところアメリカが中心である。次世代の高速 IT 機器向けを中心に電子回路設計から基板の試作、材料の開発まで一貫してアメリカに行われている。

2) 樹脂・フィラーコンポジット

高誘電率のセラミックパウダーを樹脂系に分散することにより、コンポジット材料の誘電率を大きくすることができる。2002 年に Motorola 社がバンティコ社(現ハンツマン社)の感光性コンポジット材料をコンデンサ層に用いた携帯電話用のモジュール基板を実用化して以来、これら樹脂・フィラーコンポジット材料の開発が活発化している。

セラミックを樹脂に充填量に応じて、コンデンサ容量は増加するが、充填量を増やしすぎると、基材が脆くなりプリン

図 5 電源・グランド間距離の違いによる電源インピーダンス

表 3 ラミネートタイプのキャパシタ(フィラーなし)

企業/研究機関	Sanmina-SCI	OAKMITSUI TECH.	DuPont	Gould
開発名/商品名	BC 2000	FaradFlex	Interra HK 4	TCC
誘電材料	FR-4	変性エポキシ	ポリイミド	ポリイミド
DK	4.68	4.6	3.5	3.1
Tanδ	0.015	0.012	0.01	0.003
誘電体厚さ(μm)	50	12-24	25	25/12.5
容量密度(nF/cm²)	0.077	0.14-0.31	0.12	0.11/0.22
上市/開発中	上市	上市	上市	上市
文献 No.	2)	17)	18)	19)

表 4 強誘電体フィラー入り材料

企業/研究機関	Polyclad	OAKMITSUI TECH.	DuPont	3 M	Vantico	DuPont
開発名/商品名	MCAP	FaradFlex	Interra HK 10	M-Ply	Probelec	Interra EP 310
タイプ	ラミネート	ラミネート	ラミネート	ラミネート	厚膜・低温	厚膜・高温
誘電材料	FR-4 + BT*	変性エポキシ+BT	ポリイミド+BT	エポキシ+BT	ポジ型感光性 樹脂+BT	BT
DK	40	25	10	14-18	26	>2000
Tanδ	—	0.014	0.01	0.005	1	1.5-2.5
誘電体厚さ(μm)	100	16	25	4-25	11-16	20
容量密度	0.33	1.6	0.34	0.77-4.65	1.2-1.7	>46.5
上市/開発中	—	上市	上市	上市/開発中	上市	開発中
文献 No.	20)	21)	18)	22)	23)	24)

*BT；チタン酸バリウム

表 5 薄膜タイプキャパシタの開発状況

企業/研究機関	Shipley	Shipley	Univ. of Arkansas	North Carolina State Univ.
開発名	Insite	Insite	Stealth	なし
誘電材料	シリカ系	強誘電セラミック	Ta ₂ O ₅	PLZT
構造	銅/誘電体/銅の サンドイッチ構造	同左	有機フィルム上に 銅/誘電体/銅	銅/Ni/誘電体/ Ni or Pt
プロセス	CCVD 法	—	陽極酸化法	ゾルゲルコーティング
DK (1 kHz)	—	—	24	200-250
Tanδ (1 kHz)	0.02	0.02	—	0.02
誘電体厚さ(Å)	—	—	2000	6000
容量密度(nF/cm ²)	10	200	100-200	300-400
絶縁破壊電圧(V)	30-50	30-50	>10	>6
上市/開発中	開発中	開発中	開発中	開発中
文献 No.	8)	8)	25)	26)

ト配線板への加工が困難になる。このため、実用化できる誘電率は 50 以下となっている。セラミックを充填すると一般的に体積抵抗が低下し、層間のマイグレーションが懸念される。このため各社ともマイグレーション抑制の対策が施されている。表 4 に各社のコンポジット材料を示す。

コンポジット材料のアプリケーションとしてはモジュールのような高密度基板が検討されている。表 4 中のバンティコ社以外の材料は通常のコア材(または樹脂付銅箔)として供給され、通常が多層板製造方法またはレーザビルドアップ工法にてのコンデンサの形成方法を想定している。バンティコ社の材料はユニークであり、コンポジットがワニスとして提供され、プリント配線板メーカーにてコンポジットを基板に塗布し、感光、現像によりコンデンサを形成する。

これら高密度基板を製造できるプリント配線板メーカーの多くは、日本、アジアにあるため、実際、これらコンポジット材料のプリント配線板への内蔵化の評価の中心は現在日本、アジアである。アメリカではセットメーカーでの受動素子内蔵プリント配線板の設計と材料メーカーによる材料開発が中心となっている。

3) 薄膜

薄膜コンデンサ材料を用いた受動素子内蔵プリント配線板

はまだ実用化されていない。ただ、高容量化が期待できることから開発が鋭意的に進められている。

薄膜コンデンサ膜形成には、スパッタリング、CCVD、陽極酸化、ゾルゲルコーティングなどが検討されている。目標とする容量は数百 nF/cm² 以上であり、誘電体層の高誘電率化と薄膜化の両面から開発が進められている。足元の開発の課題は、絶縁性の確保である。1 μm 以下での絶縁性を確保するためには、使用する電極(通常は銅箔)、絶縁層形成プロセス、プリント配線板への内蔵化プロセスにおいて慎重な検討がなされている。

薄膜コンデンサは半導体パッケージ基板のデカップリングコンデンサへの展開が期待されている。半導体のスイッチング速度が増すにつれて、既存の部品コンデンサはインダクタンス上機能しなくなるため、半導体パッケージ基板内にコンデンサを形成する必要がある。アメリカでは、この点に気がついた半導体メーカー、大学の研究機関、材料メーカーが着々と研究開発を進めている。表 5 に各研究機関と企業から発表されている開発状況を示す。

4. 受動素子内蔵プリント配線板普及のための課題

前述の通り、受動素子内蔵プリント配線板の用途は現在ま

でのところ限られている。普及にあたって壁となっているのが、第一に、回路設計ツールの供給である。回路設計者がプリント配線板に受動素子を内蔵しようにも、設計ツールがなければプリント配線板の図面を起こすことができない。アメリカでは今年になり、CAD ツール大手の Mentor Graphic 社が受動素子内蔵プリント配線板向けツールを開発し、現在北アメリカ各地にて回路設計技術者向けのセミナーを開催している。これらツールの浸透により、より多くの回路設計者が受動素子内蔵プリント配線板を設計し始めることに期待したい。

第二に、コストである。今まで実装されていた受動素子機能を基板に内蔵化する以上、基板のコストは従来基板以下にすることは困難である(決して不可能ではない。受動素子を内蔵化することにより基板サイズを縮小し、面積あたりの基板の取り数を増やすことにより安くなる場合もある¹⁶⁾)。しかしながら、受動素子内蔵プリント配線板をセミ実装基板(すでに一部受動素子機能が備わった基板)と見た場合、トータルのシステムコストはむしろ下がることが期待できる。受動素子内蔵基板にその価値を認めてもらえるためには、セットメーカー主導の取り組みが必要である。アメリカでは Answer systems 社が受動素子内蔵基板と通常基板を用いた場合に、システム全体としてコスト比較シミュレーションができるソフトを提供している²⁷⁾。これらツールが受動素子内蔵基板を採用する妥当性を判断するのに活用されることが期待される。

5. ま と め

アメリカでは受動素子内蔵プリント配線板向けの材料がさまざまな提案されている。オールマイティな材料はなく、それぞれのアプリケーションに適した材料特性を発揮すべく開発が進められている。

受動素子内蔵プリント配線板が本格的に普及するのは、既存の技術では対応できなくなった時、すなわち、新技術導入によるブレイクスルーが必要になった時期と考える。特に半導体の高集積化、高速化、低電圧化が進む中で、従来の実装部品では対応できないアプリケーションが今後益々増えると予想される。受動素子内蔵プリント配線板がブレイクスルー技術として益々注目されることに期待する。

謝 辞

本解説に用いました図を快く提供頂きました IPC 協会と

Motorola 社の Robert Crosswell 氏に深く感謝申し上げます。
(2004-9-21 受理)

文 献

- 1) B. P. Mahler ; 表面技術, 55, 125 (2004)
- 2) N. Buinno ; IPC Annual meeting Proceedings, S 05-7 (2003)
- 3) EDC Conference ; Embedded Decoupling Capacitance Consortium, (2000)
- 4) AEPT Conference ; Advanced Embedded Passive Technology Consortium (2003)
- 5) R. K. Ulrich ; Integrated Passive Component Technology
- 6) R. Hilburn ; IPC 2 nd International Conference on Embedded Passives (2004)
- 7) Ohmega Technologies (Web Site 2004)
- 8) P. Chinoy ; IPC Expo Proceedings, S 06-2 (2003)
- 9) Gould Electronics TCR Technical data (2003)
- 10) J. Hickman ; IPC 2 nd International Conference on Embedded Passives (2004)
- 11) 三宅和司 ; 抵抗&コンデンサの適材適所
- 12) D. Majumdar ; IPC First International Conference on Embedded Passives (2004)
- 13) J. Savic ; IPC Expo 2002 PROCEEDING, S 09-3 (2002)
- 14) J. Savic, R. T. Crosswell and A. Tungare ; 表面技術, 55 114 (2004)
- 15) Design Con 2004, TecForum ; Thin and very thin laminate for power distribution applications (2004)
- 16) P. Chinoy ; IPC 2 nd International Conference on Embedded Passives (2004)
- 17) J. Andresakis ; IPC 2 nd International Conference on Embedded Passives (2004)
- 18) DuPont Technical Information (Web Site 2004)
- 19) Gould Product line (Web site 2004)
- 20) J. Dougherty ; Apex 2001 Proceedings, AT 3-3 (2001)
- 21) OAK MITSUI TECHNOLOGIES Technical Data (Web site 2004)
- 22) J. Peiffer ; IPC Expo 2001 Proceedings, S 08-3 (2003)
- 23) J. Savic ; IPC Expo 2002 Proceedings, S 09-3 (2003)
- 24) G. Min ; TPCA 2003 Proceedings, p. 95 (2003)
- 25) L. Schaper ; IMAPS Advanced Technology Workshop on High Speed Interconnect (2003)
- 26) A. Kington ; 2001 International Symposium on Microelectronics, p. 451 (2001)
- 27) C. Palesko ; IPC 2 nd International Conference on Embedded Passives (2004)