高密度対応ビアフィルめっき技術の動向

小山田 仁 子*, 本 間 英 夫**

*関東学院大学大学院 工学研究科 (〒236-8501 神奈川県横浜市金沢区六浦東 1-50-1)

**関東学院大学 工学部 (〒236-8501 神奈川県横浜市金沢区六浦東 1-50-1)

The Trend of Via-Filling by Plating Technology for High-Density Packaging

Kimiko OYAMADA* and Hideo HONMA**

*Graduate School of Engineering, Kanto Gakuin University (1-50-1, Mitsuura-higashi, Kanazawa-ku, Yokohama-shi, Kanagawa 236-8501)

**Faculty of Engineering, Kanto Gakuin University (1-50-1, Mitsuura-higashi, Kanazawa-ku, Yokohama-shi, Kanagawa 236-8501)

Key Words : Via-Filling, Copper Electroplating, Damascene Process, Three-Dimensional Integration Technology

1. はじめに

近年の電子機器の小型化・高性能化によって、搭載される半導体素子の高密度化・高集積化が要求されている。特に、IT 革命によるユビキタス時代の到来とともにネットワークのブロードバンド化や無線通信の急速な普及にともなう、携帯電話や PDA などのモバイル機器のさらなる機能向上が早急に求められている。そのため、電子機器の中心的な役割を果たす半導体関連技術と、半導体素子を搭載するプリント配線板の製造技術および実装技術に注目が集まっている。従来から注目される配線板の製造法としてビルドアップ工法^{1),2)}が挙げられるが、この工法は交互に積層された導体層と絶縁層をブラインドビアによって層間接続するもので、ビア内部は導電膜形成後に絶縁樹脂や導電性ペーストにて充填されてきた³⁾。しかしながら、配線の接続信頼性向上および通信速度の高速化の進展にともない、ビア内を銅にて充填するビアフィリングが盛んに検討されるようになってきた。また最近、各層間のビアを銅で充填し垂直に積層するスタックビア⁴⁾構造が検討されている。このように、銅めっきによるビアフィリングに関して数多くの研究が報告されている^{5)~7)}。さらに、プリント配線板に搭載される半導体も高密度化が進んでいる。半導体の性能向上を予測する際の指標として広く用いられているのがムーアの法則であるが、この法則は、米 Intel 社の設立者の一人ゴードン・ムーアが 1965 年に提唱したものでありあまりにも有名である。実際には集積密度の向上ペースはこの数年鈍化してきているが「集積密度」を「性能向上」に置き換えて考えると、この法則は現在でも成立しているとされる。またこの「ムーアの法則」がその存在意義を確固たるものとしたのは 1997 年 IBM から発表されたダマシンプロセスであり⁸⁾、これは硫酸銅めっきと CMP (Chemical Mechanical Polishing) 技術を組み合わせた銅配線デバイスである。従来から用いられてきたアルミニウム合金配線から銅配線へ移行するという、このプロセスの確立は半導体配線

の技術的な限界を乗り越え、さらなる可能性を飛躍させただけでなく、これまで乾式法による金属成膜技術が主流であった業界内に湿式法を取り入れる大きな契機となった。また、次世代実装技術として SIP (System In Package) が注目されている。SIP とは、複数の LSI を単一のパッケージに封止してシステム化を実現した 3 次元実装技術であり、低電力化・高性能化・実装面積削減という利点がある^{9)~11)}。この技術は、チップをインターポーザと呼ばれる超薄型で小型な支持物に固定し、これらを複数個組み合わせるシステムを 1 つのパッケージ内に収めるものである。それ故実装面積縮小化の観点から垂直方向への積層が望ましい。したがって、それらを最短距離で接続するために積層貫通配線が必要である。

本稿ではこれら配線形成技術に使用されるビアフィリングについて解説する。

2. プリント配線板製造におけるビアフィリング

電子機器の飛躍的な小型化・高性能化にともないプリント配線板は従来のスルーホール基板から、導体層と絶縁層を交互に積層しブラインドビアと呼ばれる微小穴を用いて層間接続を行うビルドアップ工法へと移行してきた。従来はブラインドビア内を電気銅めっきにより導電化後、絶縁樹脂や導電性ペーストを充填してきたが、さらなる高密度化・高速化に対応するためブラインドビア内を金属銅で充填するいわゆるビアフィリングが検討されてきた。最近では各層間のビアフィリングしたブラインドビアを垂直に積層し、スタックビア構造にする試みが行われており配線の大幅な高密度化・高速化が期待できる。

これまで、無電解めっき、直流電解法、パルス電解法、および PR (Periodical Reverse) 電解法によるビアフィリングについて検討され、無電解めっきおよび PR 電解法によりフィリングが可能であった^{12)~14)}。しかし、無電解めっき浴は強アルカリ性であり、しかも処理時間が長い材料にダメージを与える。一方、PR 電解法では、周期的に析出と溶

図1 プリント配線板製造におけるビアフィリング

図2 半導体配線形成におけるビアフィリング

解を繰り返すので析出皮膜の表面状態が粗く、めっき時間が長くなるなどの問題があった。最近では、直流電解法を用いて硫酸銅めっき浴中の添加剤を制御することにより、図1に示すようにビア内部を完全に充填する方法が主流になってきた^{15),16)}。

硫酸銅めっき浴には一般に装飾めっき用として使用される銅濃度の高い一般浴、およびプリント配線板のスルーホールめっきに代表される銅濃度の低いハイスロー浴がある。また、添加剤には主にキャリアー、ブライトナー、レベラーと呼ばれる有機化合物が添加される。一般に、キャリアーにはPEG (Polyethylene Glycol) に代表されるようなノニオン系界面活性剤であるポリエーテル化合物が使用され、濡れ性を改善すると同時に濃度の増加にともなって、非常に大きな分極作用を示す分極剤である。またPEGと同様に、一般に塩素イオンがアノードの溶解を補助しアノード上に酸化銅および亜酸化銅のスライム発生を防ぐために添加されているが、この塩素イオンはPEGの共存下で銅(I)イオンと錯体を形成し、吸着には塩素イオンを介して金属表面に吸着し銅析出過電圧を上昇させる^{17)~21)}。ブライトナーにはSPS (bis(3-sulfopropyl) disulfide) のようなスルホン基を有する有機硫化物を使用される。SPSは従来、表面の光沢性向上のために使用されてきたが、ビアフィリングでは復極効果によるビア底部での銅電析出促進作用により、埋め込みを改善する効果があると考えられる²²⁾。また、レベラーには窒素化合物であるチオ尿素や、フェナジン系染料であるJGB (Janus Green B)、ポリアミン誘導体などが挙げられる^{5),23)}。JGBにおいては、拡散支配となり流体力学的な影響を大きく受けるビアホールコーナー部ほど多量に吸着が進行し、析出を抑制し、また基板表面皮膜の光沢性を向上させると考えられる¹⁹⁾。実際にはこれらの三成分の添加剤を用いてビアフィリングが実施されている。

3. 半導体配線形成におけるビアフィリング

従来、半導体配線にはPVD法 (Physical Vapor Deposition) やCVD法 (Chemical Vapor Deposition) によるドライプロセスを用いたアルミニウム合金皮膜が使用されてきた。しかし、近年の電子機器の小型軽量化・高性能化にともない、さらなる配線の微細化、高アスペクト比化が求められるようになり、アルミニウムよりも比抵抗が低く、エレクトロマイグレーション耐性に優れた銅が注目されるようになった。また、1997年9月IBMの電気銅めっきとCMP (Chemical Mechanical Polishing) 技術を組み合わせたダマシンプロセス (Damascene process) を用いた銅配線デバイスの発表を契機に、配線に銅を使用する技術が盛んに行われるようになった^{24)~29)}。ダマシンプロセスとは、絶縁膜に溝を作り銅を埋め込んだのち、CMPで表面の平坦化と配線形成を同時に行う方法で、スパッタ法、CVD法、めっき法が用いられている。スパッタ法においては成膜速度が速く良好な皮膜が得られるが、アスペクト比が1~1.5程度で均一な銅皮膜を得るには限界があり、またCVD法では高アスペクト比でも埋め込むことは可能であるが、装置や原料のコストが高く成膜速度が遅いという欠点がある。一方、めっき法はこれらの方法と比べコストが比較的安価であり、成膜速度も速く良好な皮膜が得られやすい。現在、配線はさらなる微細化が進行しており、アスペクト比も年々高くなってきていることから、電気銅めっきでこの種の微細回路を形成する場合、めっき液に種々の添加剤を加えることにより銅析出を制御し埋め込み性を向上させている。一般には、トレンチやビアの埋め込みに関して、めっき液および添加剤ともプリント配線板に使用されるものとはほぼ同じものが使用されており、添加剤濃度および電流密度を制御することにより、図2に示すように良好なフィリング性を得ている。このような配線の場合、テーパ構造を有しないストレートホールであるため、底部ボイドや

図3 三次元実装技術への適応

シームなどの内部欠陥が起きやすく注意しなければならない。また最近では、配線の微細化に対応すべく、無電解めっきを用いてフィリングを行う手法についても検討されている^{30),31)}。

4. 三次元実装技術への適応

近年のネットワークのブロードバンド化や無線通信の急速な普及にともない、携帯電話や携帯情報端末、サーバなどのさらなる機能向上が課題となっており、搭載される LSI 内外のデータ転送速度の格差や、システムレベルの小型化の要求に対し、従来技術では対応が困難となっている。したがってこれらの問題を打開する新しい技術として SIP (System In Package) が注目されている。SIP とは、複数の LSI や受動部品をシリコン基板上に配置し、それらを単一のパッケージに封止してシステム化を実現する 3 次元実装技術であり、現在、複数のチップ間を接続する方法にはワイヤボンディングが挙げられるが、配線密度や伝送速度などの問題から積層貫通配線が検討されている。

上記で述べたように、シリコンウエハー上での銅配線形成としてダマシンプロセスについては、数多くの検討がなされてきた。これらはいずれも開口径が約 90nm~1.0μm、アスペクト比が 1~10 位の微細配線形成を目的としているが、SIP のような三次元実装では開口径が 10~50μm 深さ 70~150μm 程度と比較的大きい。したがって、この高アスペクト比構造を有するビアに対し完全な埋め込みを得るには、これまでに検討してきたビアホール埋め込み条件よりも表面およびコーナー部の析出をさらに強力に抑制し、底部からの析出を優先的に行うことが必要不可欠である。そこで、添加剤の制御が重要であることが示唆されるが、添加剤の作用は濃度だけでなくめっきする電流密度にも依存する¹³⁾。ハルセル試験において、PEG を添加することにより、無添加浴、SPS 添加浴および JGB 添加浴における傾向と異なり、高電流密度部ほど膜厚が減少する傾向を確認した。これは、高電流密度部で銅析出反応とともに PEG 分子が多量に吸着し、実際の電流密度を減少させたことが考えられる。それはめっき初期に短時間高電流密度通電するだけでも効果があるという知見を得ている³²⁾。また、アスペクト比が高くなるにつれて、配線構造内部では銅イオン濃度が著しく低下し、濃度過電圧の差が大きくなることで底部ボイドが発生しやすくなる。そこで、底部での析出性の改善を考慮し電解初期に短時間の高電流通電後より低電流密度での電析が考えられるが、低電

流密度にてめっきをすると、埋め込みまでには長時間を要することになる。しかし、低電流密度で底部の析出が優先的に起こるので、ビア部のアスペクト比は徐々に低下していくことになる。したがって、アスペクト比が小さくなれば電流密度を上げることが可能であり、段階的に電流密度を上昇させれば成膜時間の短縮にもつながる。このような作用を利用し、電流波形制御^{33),34)}を行うことにより、図 3 に示すようなフィリング状態が得られる³⁴⁾。

5. ビアフィリングの課題

今まで、さまざまな形状のビアフィリングについて添加剤の種類(ブライトナー、キャリアー、レベラー)および添加濃度を制御することによりフィリングが可能であることを述べた。しかしながら、現状では電解時間の経過とともに添加剤の効果が弱まり、ビア内を完全に銅で充填することは困難になる。特にブラインドビアなど大きい形状のものほどそれは顕著に現れる。そこで、長期間電解による添加剤の消耗および分解の影響について、ブラインドビアの埋め込み性および電気化学測定から評価した³⁵⁾。その結果、フィリング率は徐々に減少するのではなく、急激に低下する傾向がみられた。この現象を個々の添加剤について詳細に調べたところ、PEG や JGB の効果は持続するのに対し、SPS の場合、埋め込み性は短時間で低下し皮膜はコンフォーマル状態に析出した。これは、SPS の特徴である復極効果が、電析中に急激に低下したことが原因ではないかと考えられる。実際、電気化学測定によると電解時間が経過するとともに、分極曲線が卑方向へシフトしていることを確認した。それは、経時的に復極効果が減少していることを示唆している。SPS はビアフィリングに対して優れた添加剤であるが、還元反応により MPS (Mercato-propanesulfonic Acid) へ、その分子が分解され³⁶⁾、またこの分解は電解時だけでなく浴中に Cu⁺ が存在する場合は常に起きていると報告されている³⁷⁾。CVS 測定の結果、SPS と同濃度では MPS の方が析出促進作用が弱いことが考えられ、埋め込み性が低下した理由としては、SPS が電析中に MPS に分解することにより電気化学測定では復極効果を示すものの、埋め込み性が低下したと考えられる³⁵⁾。

6. おわりに

これまでは、マイクロからナノ領域の金属成膜方法として

乾式法が主流であった。しかしながら、以上述べてきたように実装を中心とした導体膜形成が、高密度化・ファイン化にともない乾式法では成膜速度が遅く、したがって超微細孔に代表される高アスペクトの溝や孔への成膜が困難となり、湿式法の代表であるめっき法が、にわかに注目されるようになってきた。今後は電子機器を初めとし、マイクロからナノ領域の成膜技術としてめっき技術は益々重要になってくるであろう。

(2004-8-31 受理)

文 献

- 1) 塚田 裕; 回路実装学会誌, 11, 306 (1996)
- 2) 本多 進; 回路実装学会誌, 11, 462 (1996)
- 3) 高崎義徳; 回路実装学会誌, 11, 472 (1996)
- 4) 塚田 裕; 回路実装学会誌, 13, 2 (1998)
- 5) 松浪卓史, 伊藤智子, 岩本由香, 大和 茂; エレクトロニクス実装学会誌, 4, 7 (2001)
- 6) 若林信一, 中澤 清, 金子紀男; エレクトロニクス実装学会誌, 39, 12 (2000)
- 7) 近藤和夫, 山川純広, 田中善之助, 間野和美; エレクトロニクス実装学会誌, 4, 1 (2001)
- 8) P. C. Andricacos, C. Uzoh, J. O. Dukovic, J. Horkans and H. Deligianni; *IBM J. Res. & Devel.*, 42, 567 (1998)
- 9) 桜井貴康; 表面技術, 53, 224 (2002)
- 10) 栗野浩之, 小柳光正; 表面技術, 53, 228 (2002)
- 11) 若林 猛; 表面技術, 53, 233 (2002)
- 12) 阿部真二, 藤波知之, 青野隆之, 本間英夫; 表面技術, 48, 433 (1997)
- 13) 藤波知之, 小林 健, 真庭朝夫, 本間英夫; 表面技術, 48, 660 (1997)
- 14) S.-C. Kou and A. Hung; *Plating & Surface Finishing*, May (2000)
- 15) 小林 健, 川崎淳一, 三原邦昭, 山下嗣人, 本間英夫; エレクトロニクス実装学会誌, 3, 4 (2000)
- 16) 三浦修平, 三原邦明, 福士 司, 本間英夫; エレクトロニクス実装学会誌, 5, 3 (2002)
- 17) M. Yokoi, S. Konishi and T. Hayashi; *DENKI KAGAKU*, 52, 4 (1984)
- 18) J. J. Kelly and A. C. West; *J. Electrochem. Soc.*, 145, (10) (1998)
- 19) 高田祐一, 小山田仁子, 三浦修平, 本間英夫; エレクトロニクス実装学会誌, 4, 219 (2001)
- 20) J. J. Kelly and A. C. West; *J. Electrochem. Soc.*, 145, (10) (1998)
- 21) T. P. Moffat, D. Wheeler and D. Josell; *J. Electrochem. Soc.*, 151, (4) (2004)
- 22) S. Miura, K. Oyamada, Y. Takada and H. Honma; *Electrochemistry*, 69, 10 (2001)
- 23) J. J. Kelly, C. Tian and A. C. West; *J. Electrochem. Soc.*, 146, (7) (1999)
- 24) 上野和良; 表面技術, 49, 11 (1998)
- 25) 縄舟秀美; 表面技術, 49, 11 (1998)
- 26) V. S. Donepudi, R. Venkatachalapathy, P. O. Ozemoyah, C. S. Johnson and J. Prakash; *Electrochem. & Solid-State Lett.*, 4, C 13 (2001)
- 27) P. Taephaisitphongse, Y. Cao and A. C. West; *J. Electrochem. Soc.*, 148, C 492 (2001)
- 28) M. Georgiadou, D. Veyret, R. L. Sani and R. C. Alkire; *J. Electrochem. Soc.*, 148, C 54 (2001)
- 29) H. Nawafune, H. Kitamura, S. Mizumoto, E. Uchida and T. Okada; *Hyomen Gijyutsu*, 51 (2000)
- 30) T. P. Moffat, J. E. Bonevich, W. H. Huber, A. Stanishevsky, D. R. Kelly, G. R. Stafford and D. Josell; *J. Electrochem. Soc.*, 147 (2000)
- 31) S. Shingubara, Z. Wang, O. Yaegashi, R. Obara, H. Sakae and T. Takahagi; *Electrochem. & Solid-State Lett.*, 7, (6), C 78 (2004)
- 32) 小山田仁子, 秋山未来, 西中山宏, 三浦修平, 本間英夫; エレクトロニクス実装学誌, 6, 3 (2003)
- 33) 小林 健, 川崎淳一, 石橋純一, 田中健太郎, 本間英夫; 表面技術, 49, 1332 (1997)
- 34) 小山田仁子, 渡邊新吾, 西中山宏, 本間英夫; 表面技術, 54, 8 (2003)
- 35) 小山田仁子, 西中山宏, 渡邊新吾, 本間英夫; エレクトロニクス実装学会誌, 7, 3 (2004)
- 36) E. E. Farnndon, F. C. Walsh and S. A. Campbell; *J. Applied Electrochemistry*, 25 (1995)
- 37) 松浪卓史, 掛橋一能, 大和 茂, 吉田直人; 第17回エレクトロニクス実装学術講演大会要旨集, p. 11 (2003)