集積回路用マイナス容量発振器の開発

中 村 哲 夫*・栗 原 陽 介**

渡 辺 嘉二郎***・前 田 雄 佐*

Development of Negative Capacitance Circuit for LSI

Tetsuo NAKAMURA*, Yosuke KURIHARA**,
Kajiro WATANABE*** and Yusuke MAEDA*

This paper describes a VCO (Voltage Controlled Oscillator) by ceramic resonator with variable reactance circuit using positive/negative capacitance circuit. Because ceramic resonator is made of stable piezoelectric ceramics and its oscillation frequency is primarily adjusted by the size and thickness of the ceramic element, a ceramic resonator has high oscillation and Q stabilities. Ceramic resonator is frequently used as VCO by adding external variable capacitance circuit. But external capacitance gives a negative effect that an oscillation frequency should go down lower than physical fixed value. The variable reactance circuit realized by positive and negative capacitance circuit can make the oscillation frequency either decrease or increase. Additionally, when a reactance circuit is balanced on neither positive nor negative, the ceramic resonator's oscillation frequency is equal to physical fixed value unaffected by reactance circuit. We designed the oscillation circuit and variable reactance circuit suitable for LSI, and we built this VCO with reactance circuit onto PLL system for evaluation.

Key Words: VCO, PLL, ceramic resonator, negative capacitance, reactance circuit

1. はじめに

PLLなどで利用するVCO (Voltage Controlled Oscillator) には文献 1) や Fig.1 のようにバクターダイオードを可変容量手段とする飽和型発振器と、文献 2) や Fig.2 のようにセラミック発振子と可変容量回路を手段とする非飽和型発振器がある。LC 型や CR 型発振器は初期ばらつきや経年変化が大きいため、初期調整が不要で長期安定性が要求される場合は、水晶振動子やセラミック発振子が用いられる。Table 1 の中で VCO として使われる素子は、LC, CR, セラミック発振子である。クリスタル発振子は Q 値が高く発振周波数を変化させるのが困難であるのに対して、セラミック発振子は Q 値が低いために並列容量を付加させることにより発振周波数を変化させることができる。この特性を利用してセラミック発振子は PLL の VCO などに利用される。

Fig.2 のようにセラミック発振子の等価素子はインダクタンス L_1 , 直列容量 C_1 , 並列容量 C_0 からなり、直列共振点ではインピーダンスが小さくなり、並列共振点ではインピーダンスが大きくなるため、集積回路では小電力で駆動可能な並列共振型発振器が多用されるが、可変容量回路を並列接続するため、発振周波数は低域側にしか変化させることができない。一方、PLL の構成要素である VCO はシステムが偏差を有さない中心周波数を基準に発振周波数が高低に追従する必要がある。この結果、セラミック振動子による VCO を利用して PLL システムを構成すると、PLL の中心発振周波数はセラミック振動子の物性値である並列共振周波数よりも低

* 株式会社ジェピコ 東京都新宿区西新宿 2-7-1
** 成蹊大学理工学部 武蔵野市吉祥寺北町 3-3-1
*** 法政大学工学部 小金井市梶野町 3-7-2
* JEPICO CORP., 2-7-1 Nishi-Shinjuku, Shinjuku-ku, Tokyo
** Faculty of Science and Technology, Seikei University, 3-3-1 Kichijoji-kitamachi, Musashino
*** Faculty of Engineering, Hosei University, 3-7-2 Kajinocho, Koganei
(Received February 15, 2010)

Fig. 1 VCO by Bipolar and CMOS

Table 1 Oscillator devices and characteristics

Oscillator	Symbol	Size	Adjustment	Initial Precision	Long-term Stability
LC		Relatively big	Necessary	$\pm 2\%$	Not so good
CR		Small	Necessary	$\pm 2\%$	Not so good
Crystal resonator		Relatively big	Unnecessary	$\pm 0.001\%$	Excellent
Ceramic resonator		Small	Unnecessary	$\pm 0.5\%$	Excellent

域側に設定することを余儀なくされ、定常位相誤差など PLL の精度が低下する。VCO の周波数可変範囲を拡大する方法として、文献 3) などに負性容量を用いた方法が紹介されている。本例ではインダクタンスを負性化してバクスターダイオードとの共振回路を構成しているが、インダクタンスやバクスターダイオードは集積化する上で制約が多い。

本研究ではセラミック発振子を用いる VCO 回路の問題点を明らかにした上で、プラス容量回路とマイナス容量回路により構成される可変リアクタンス回路を並列させたセラミック発振子による VCO を開発し、集積化可能な PLL システムとして、バイポーラプロセスによる SPICE パラメータを用いて評価する。

2. セラミック発振子型 VCO の課題

2.1 VCO の周波数可変範囲が狭くなる課題

本研究ではセラミック発振子との結合が可能な能動素子、抵抗、容量によって構成される可変リアクタンス型サイン波発振器を開発する。Fig.2 のインダクタンス L_1 と容量 C_1 による直列共振発振周波数を F_r とおき、インダクタンス L_1 、容量 C_1 、並列容量 C_0 による並列共振周波数を F_a とおくと、(1)、(2) より並列共振周波数は直列共振周波数よりも大きくなる。

$$F_r = \frac{1}{2\pi\sqrt{L_1 C_1}} \quad (1)$$

$$F_a = \frac{1}{2\pi\sqrt{L_1 \frac{C_1 C_0}{C_1 + C_0}}} = F_r \sqrt{1 + \frac{C_1}{C_0}} > F_r \quad (2)$$

Fig.2 のようにセラミック発振子外部に並列容量 C_2 を付加すると、容量無付加の並列共振周波数よりも発振周波数は小さくなる。

$$F_a = F_r \sqrt{1 + \frac{C_1}{C_0 + C_2}} < F_r \sqrt{1 + \frac{C_1}{C_0}} \quad (3)$$

(3) よりセラミック発振子の並列共振周波数を利用する場合、VCO の発振周波数範囲は $F_r \sim F_a$ に制約される。また、 C_2 を大きくすると F_a が小さくなり F_r に近づく。発振周波数の範囲が狭くなることは VCO として解決すべき課題である (文献 4) 参照)。

Fig. 2 Ceramic resonator and lock range

2.2 PLL の中心周波数としての課題

Fig.2 のようにセラミック発振子を VCO として利用する場合、その発振周波数 F_{vco} は (4) のように直列共振周波数と並列共振周波数の間である必要がある。

$$F_r < F_{vco} < F_a \quad (4)$$

ところが、(5) のように PLL の中心周波数 F_n はセラミック発振子に並列容量 kC_2 ($0 < k < 1$) を付加した並列共振周波数となり、 F_a よりも低い発振周波数となる。

$$F_n = F_r \sqrt{1 + \frac{C_1}{C_0 + kC_2}} < F_a \quad (5)$$

(5) はセラミック発振子よりもばらつきや温度特性が劣る外部定数 C_2 の影響を受けることを意味している。以下、可変容量回路をセラミック発振子の周波数可変手段として用いた場合の課題を整理する。

課題 1 VCO の周波数可変範囲に制約がある (直列共振周波数 < 発振周波数 < 並列共振周波数)。

課題 2 可変容量回路を並列接続すると並列共振周波数が低下する。

課題 3 PLL システムに用いた場合、中心周波数がセラミック発振子の並列共振周波数よりも低い周波数になる。

3. 従来技術の課題を解決する方法

セラミック発振子に付加する容量をマイナス領域に拡大し、等価的に付加容量をゼロとすることができれば、セラミック発振子の物性で決まる発振周波数を PLL の中心周波数とすることができる。さらに並列容量がマイナスであれば、並列共振周波数もプラス方向に変化させることができる。(3) において C_2 が、 $-\Delta C$ から $+\Delta C$ まで変化すると仮定すると、並列共振周波数は (6) の範囲で変化する。

$$F_r \sqrt{1 + \frac{C_1}{C_0 - \Delta C}} > F_r \sqrt{1 + \frac{C_1}{C_0}} > F_r \sqrt{1 + \frac{C_1}{C_0 + \Delta C}} \quad (6)$$

3.1 具体的な問題解決方法

マイナス容量の実現方法について考えてみる。(7) のように交流特性としてのマイナス容量は容量特性の位相を反転させたインダクタンス特性と考えることができる。

$$\frac{1}{j\omega(-C)} = -\left(\frac{1}{j\omega C}\right) = j\left(\frac{1}{\omega C}\right) \quad (7)$$

インダクタンス特性を容量で実現する方法として文献 5) に紹介されているジャイレータ技術がある。ジャイレータ同様に容量特性を複素平面上で π [rad] 回転させれば、発振回路にマイナス容量を合成することができる。Fig.3 に従来のプラス容量型並列共振回路と開発した可変リアクタンス型(マイナス容量型)並列共振回路を示す。Fig.4 は双差動増幅器を用いて、位相信号の合成により可変リアクタンス回路を実現している。容量特性からインダクタンス特性までを含むためリアクタンス回路と呼ぶ。VCO 制御信号 $V_{control+}$, $V_{control-}$ によってプラス容量信号とマイナス容量信号の混合率を可変させることができる。並列共振回路の発振器に求められる特性は、入力インピーダンスが高く、帰還信号の出力インピーダンスも高いことである。Fig.5 に開発した高インピーダンス型発振回路を示す。文献 6) に指摘されているように、セラミック発振回路においてはスプリアス発振しないような発振安定性が重要であるため、起動時に発振振幅を制限する飽和防止用の起動回路を設けた。Fig.3~Fig.5 のようにセラミック発振子と可変リアクタンス回路を組み合わせた VCO は以下の効果が期待できる。

効果 1 VCO としての周波数可変範囲を拡大することができる(並列共振周波数 < 発振周波数上限)。

効果 2 可変リアクタンス回路は、並列に接続しても並列共振周波数が変化しない。

効果 3 PLL システムの VCO として用いる場合、PLL の中心周波数とセラミック発振子単体の並列共振周波数を一致させることができる。

4. 評価結果と考察

セラミック発振子および本研究による可変リアクタンス回路により構成される VCO、位相比較器、DC 増幅器、LPF

Fig. 3 Variable capacitance system and variable reactance system

Fig. 4 Variable reactance circuit

Fig. 5 Oscillator circuit

(ループフィルタ) により PLL システムを設計して評価を行った。なお、評価手法はバイポーラプロセスを用い、集積化した際に付加される接合容量等の寄生容量を付加し、SPICE シミュレータにより実施した。

4.1 PLL システムの設計

入力信号の位相を Φ_{SIG} , VCO 出力信号の位相を Φ_{VCO} とおくと、位相偏差を (8) で表わすことができる。

Fig. 6 Evaluation system by PLL system

$$\Phi_{SIG} - \Phi_{VCO} = \varepsilon \quad (8)$$

位相比較器の変換率を K_Φ , DC 増幅器の電圧増幅率を G_v , ループフィルタの伝達関数を $F(s)$, VCO の変換率を K_o とおくと, ループ方程式は (9) となる.

$$\varepsilon \frac{K_\Phi K_o G_v F(s)}{Ns} = \Phi_{VCO} \quad (9)$$

(8), (9) から開ループ伝達関数と V_{out} を出力とする閉ループ伝達関数は,

$$H(s) = \frac{K_\Phi K_o G_v F(s)}{s} \quad (10)$$

$$H_{CLOSE}(s) = \frac{H(s)}{1 + \frac{H(s)}{N}} = \frac{\frac{K_\Phi K_o G_v F(s)}{s}}{1 + \frac{K_\Phi K_o G_v F(s)}{Ns}} \quad (11)$$

$$F(s) = 1/(1+sCR) = 1/(1+s\tau) \quad K_T = K_\Phi K_o G_v \text{ より,}$$

$$H_{CLOSE}(s) = \frac{\frac{K_T}{\tau}}{(s^2 + \frac{1}{\tau}s + \frac{K_T}{Ns})} \quad (12)$$

(12) から自然角周波数と振動係数は,

$$\omega_n = \sqrt{\frac{K_T}{Ns}} \quad (13)$$

$$\zeta = \frac{1}{2\tau\omega_n} = \frac{1}{2\sqrt{K_T\tau}} \quad (14)$$

4.2 設計値との比較

通信システムや FM 受信機の PLL 用 VCO として用いられる村田製作所製セラミック共振子 455kHz を Fig.6 の PLL システムを実現する手段として評価した. 文献 7) より, PLL システムにおいては, VCO の周波数可変範囲において, Q 値が変化しないことが周波数の安定化や雑音低減のために求められる.

■村田製作所製セラミック発振子 455kHz の等価回路定数 $L_1=7.68 \times 10^{-3}$ [H], $C_1=16.7$ [pF], $C_0=272.8$ [pF] このパラメータより, 直列共振周波数と並列共振周波数を求めると, $F_r=444.4$ kHz, $F_a=457.8$ kHz が得られる. F_a が PLL 信号 455kHz よりも大きい理由は, Fig.2 に示したように, プラス容量回路の付加により VCO の発振周波数が F_a よりも低域に移動するため, あらかじめ正値側にオフセットさせたためである. 上記回路パラメータに基づきマイナス容量型 VCO を用い

Fig. 7 VCO characteristics

た PLL 回路のシミュレーションを実施した. Fig.7 は VCO 制御電圧に対する VCO 発振周波数特性である. ($K_o=2171$ [Hz/V]) 制御電圧の中心でセラミック発振子の並列共振周波数で発振しており, リアクタンス回路の容量が電氣的に無付加状態 (ゼロ容量) であることを示している. Fig.8 (a) に開発した位相比較器の回路を示す. 入力信号を対数特性に変換することにより, 双差動増幅器の指数特性を打ち消し, 位相比較器全体ではリニア特性としている. Fig.8 (b) は位相比較器の位相差に対する出力電圧特性であり, 位相差 $+0.5\pi$ において位相比較器の中心電圧が出力されている. ($K_\Phi=0.681$ [V/rad]) 以下, PLL の設計値を整理する.

■評価用 PLL の設計値

PLL システムの周波数ロックレンジとして, 455.5kHz ~ 457.8kHz (中心) ~ 460kHz の範囲を確認した. セラミック発振子の直列共振周波数と並列共振周波数は, $F_r=444.4$ kHz, $F_a=457.8$ kHz なので, マイナス容量回路によって並列共振周波数が拡大していることが確認できた. $N=1$, $K_\Phi=0.681$ [V/rad], $K_o=2171$ [Hz/V], $G_v=3$, $\tau=100$ [μ Sec] を設計値とする. (13), (14) より, 自然角周波数と振動係数は, $\omega_n=6662$ [rad/Sec], $\zeta=0.750$ が得られる.

Fig.9 はループフィルタ出力と VCO 出力波形である. 入力周波数の周波数ステップ応答に対して, ループフィルタ出力は二次振動系として応答特性と減衰特性がバランスしている. 文献 8) でも述べられているように, 電圧制御発振器の周波数および発振波形の応答特性は安定していることが求められる. PLL システムの周波数ロックレンジとして, 455.5kHz ~ 457.8kHz (中心) ~ 460kHz の範囲を確認した. セラミック発振子の直列共振周波数と並列共振周波数は, $F_r=444.4$ kHz, $F_a=457.8$ kHz なので, マイナス容量回路によって並列共振周波数が拡大していることが確認できた. Fig.9 の VCO 出力波形を FFT 解析したものが Fig.10 であり, 低域ジッタや位相ノイズなどもサイン波発振器であるため目立たない.

4.3 考察とまとめ

Table 2 に従来の可変容量回路と, 本開発による可変リアクタンス回路による周波数可変範囲を比較した. また, Table 3

Linear multiplier by combination work of the logarithm converter and the twin differential amplifier's exponential characteristics

(a) Phase detector circuit

(b) Characteristic of the phase detector

Fig. 8 Phase detector circuit and characteristics

に各発振素子と VCO として PLL を構成した場合の特徴をまとめた。これより、プラス方向とマイナス方向に連続的に容量が可変するリアクタンス回路とセラミック発振子とを組み合わせることで、半導体素子のばらつきの影響を受けないセラミック発振子単体の物性値である並列共振周波数で発振する VCO を開発することができた。本研究により、セラミック発振子を用いた VCO の周波数可変範囲を拡大すると同時に、評価用 PLL システムを製作して機能を確認した。その結果、PLL システムの中心周波数とセラミック発振子の並列共振周波数が一致し、PLL のロックレンジ拡大を確認できた。以上により、2 章に掲げた課題はマイナス容量回路を用いた可変リアクタンス回路型 VCO により解決することができた。

成果 1 セラミック発振子を用いた VCO の周波数可変範囲を、マイナス容量回路によって、並列共振周波数よりも高域側に発振させることができた (Table 2)。

成果 2 可変リアクタンス回路により、セラミック振動子の並列共振点で発振する VCO を開発することができた (Table 2, 3)。

成果 3 成果 2 を PLL システムの VCO として用いた場合、ばらつきの多い半導体素子に依存しない発振中心周波数を導くことができるため、定常位相誤差など PLL の精度を向

Fig. 9 Transient response of PLL

0db=1Vp-p

Fig. 10 FFT result of PLL VCO output

上させることが可能となった (Table 2, 3)。

成果 4 Fig.2~5 からなるマイナス容量を用いた可変リアクタンス回路は、半導体として集積化に適した回路である。なお、PNP トランジスタ、NPN トランジスタをそれぞれエンハンスメント特性の P チャネル MOS, N チャネル MOS に置換することにより、CMOS プロセスによる集積化も可能である。

参考文献

- 1) N.M. Nguyen and R.G. Meyer: A 1.8GHz Monolithic LC Voltage-Controlled Oscillator, IEEE Journal of Solid-State Circuits, **27**, 444/450 (1992)
- 2) 疋田, 磯部, 浅井, 住岡: SAW 共振器を用いた超小型電圧制御発振器の検討, 電子情報通信学会総合大会講演論文集, 基礎・境界, 496/497 (1997)
- 3) 津留, 川上: 電圧制御発振器, 国際公開特許, WO2005/124992
- 4) 田村, 富川, 日下部, 桜井, 大西: 圧電振動子の Q 値制御に関する基礎実験—NIC 回路による負性抵抗を利用した Q 値向上について—, 電子情報通信学会技術研究報告, US, **96**, 248, 17/22(1996)
- 5) 渡邊, 渡辺, 中村, 藤井: センサ信号処理汎用 LSI の開発, 電気学会論文誌 C, **123**, 5, 864/874 (2003)
- 6) 和田, 萩原: 自励振回路によるセラミック発振子の立ち上がり軌跡の特定, Proceedings of the IEICE General Conference, 基礎・境界, 235 (2000)
- 7) 石川, 坂本, 日高: 電圧制御発振器における雑音温度と周波数変調幅の解析, 電子情報通信学会ソサイエティ大会講演論文集, エレクトロニクス, 339/340 (1997)
- 8) 渋谷, 鮫島, 茂呂, 佐波, 森: 電圧制御発振器の周波数の過渡応答, 電子情報通信学会総合大会講演論文集, 基礎・境界, 59 (1997)

Table 2 Comparison between ceramic resonator with variable capacitance and ceramic resonator with variable reactance

Method of variable frequency	Series resonance frequency		Parallel resonance frequency	
	Maximum frequency	Natural frequency	Minimum frequency	Frequency Range
Ceramic resonator with Variable capacitance	$F_r = \frac{1}{2\pi\sqrt{L_1 C_1}}$		$F_a = F_r \sqrt{1 + \frac{C_1}{C_0}}$	
	$F_a = F_r \sqrt{1 + \frac{C_1}{C_0}}$	$F_0 = F_r \sqrt{1 + \frac{C_1}{C_0 + k C_2}}$ ($0 < k < 1$)	$F_0 = F_r \sqrt{1 + \frac{C_1}{C_0 + C_2}}$	Lock Range $F_r \left(\sqrt{1 + \frac{C_1}{C_0}} - \sqrt{1 + \frac{C_1}{C_0 + C_2}} \right)$
Ceramic resonator with Variable reactance	$F_r = \frac{1}{2\pi\sqrt{L_1 C_1}}$		$F_a = F_r \sqrt{1 + \frac{C_1}{C_0}}$	
	$F_0 = F_r \sqrt{1 + \frac{C_1}{C_0 - C_2}}$	$F_a = F_r \sqrt{1 + \frac{C_1}{C_0}}$	$F_0 = F_r \sqrt{1 + \frac{C_1}{C_0 + C_2}}$	Lock Range $F_r \left(\sqrt{1 + \frac{C_1}{C_0 - C_2}} - \sqrt{1 + \frac{C_1}{C_0 + C_2}} \right)$

Table 3 Comparison among LC oscillator, CR oscillator, ceramic resonator with variable capacitance and ceramic resonator with variable reactance

Oscillator device	Variable value	Problem or feature as VCO	Problem or feature as PLL system
LC oscillator	Positive variable capacitance	<ul style="list-style-type: none"> Frequency deviation Temperature characteristics 	<ul style="list-style-type: none"> Initial adjustment is required Vary across the ages
CR oscillator	Positive variable capacitance	<ul style="list-style-type: none"> Frequency deviation Temperature characteristics 	<ul style="list-style-type: none"> Initial adjustment is required Vary across the ages
Ceramic resonator	Positive variable capacitance	<ul style="list-style-type: none"> Deviation of variable capacitance Reduction of VCO frequency range 	<ul style="list-style-type: none"> PLL Natural frequency $\neq$ Parallel resonance frequency Long-term stabilization
Ceramic resonator	Positive / negative variable capacitance	<ul style="list-style-type: none"> Unaffected by capacitance deviation Expansion of VCO frequency range 	<ul style="list-style-type: none"> PLL Natural frequency $\neq$ Parallel resonance frequency Long-term stabilization

[著者紹介]

中村 哲夫

1980年慶應義塾大学工学部電気工学科卒業。80年パイオニア(株)に入社。93年(株)ジェピコに入社、取締役兼国立R&Dセンター長。アナログLSI回路開発等に従事。2001年より法政大学との産学連携により、生体計測システムの研究に従事。主に高周波回路、アナログLSI回路、可聴域から高周波、生体計測の研究に従事。

栗原 陽介

2009年法政大学大学院工学研究科システム工学専攻博士課程修了。博士(工学)。2003年日立ソフトに入社。2009年成蹊大学理工学部情報科学科助教。現在に至る。主に、センサ、計測および信号解析の研究に従事。日本生体医工学会、日本看護研究学会、日本保健科学学会などの会員。

渡辺 嘉二郎(正会員)

1972年東京工業大学理工学研究科電気工学専攻博士課程修了。工学博士。同年法政大学計測制御専攻専任講師(電気工学科計測制御専攻に所属)。75年同助教授を経て、84年同大学院システム工学専攻教授。93年学科新設によりシステム制御工学科に所属。現在に至る。主に、システム故障診断、数値計算、センサ、情報システムの研究に従事。機械学会、IEEEなどの会員。

前田 雄佐

2008年東京大学大学院工学研究科システム量子工学専攻修士課程修了。工学修士。同年株式会社ジェピコ入社。アナログLSI設計業務に従事。