剰余数系に基づくパルス列信号処理用 磁気演算モジュール[†]

三 浦 守*・千葉茂樹*・志田純一*・樋口龍雄**

Magnetic Arithmetic Module for Pulse-Train Signal Processing Based on Residue Number System

Mamoru MIURA*, Shigeki CHIBA*, Jun-ichi SHIDA* and Tatsuo HIGUCHI**

In general, the hardware realization of digital signal processing elements have been based upon the binary arithmetic concept and PCM (pulse code modulation) signals. But the pulse-train signal processing is superior in hardware construction to the conventional digital signal processing. On the other hand, in the residue number system, arithmetic operations can be performed with complete independence between digits and without the need for carry.

This paper discusses a universal arithmetic module for pulse-train signal processing based on the residue number system (UAMR), realized by expanding the function of multi-level magnetic scaler. In order to implement digital signal processing systems, three arithmetic operations (addition, coefficient multiplication and delay) are required. The proposed UAMR has adder, coefficient multiplier and delay functions, all in one unit.

So it is expected that the pulse-train signal processing systems will be implemented by using only UAMR's as basic building blocks. And this will result in the high reliability, the simplicity and low-power consumption with respect to the construction of the systems.

1. ま え が き

近年、デジタル信号処理の応用は、数多くの分野に拡大しつつある^{1)~3)}。中でも計測・制御の分野においては、実時間で信号処理を行う要求が高まってい

る⁴⁾。この種の専用ハードウェアに対しては、特に低周波領域での動作の安定性や信頼性の高さ、および構成の簡単なことなどが重要となるものと考えられる。

一般的な信号処理装置の構成は、いわゆるパルス符号変調 (PCM) 信号に基づいて実現されるのが普通である。この場合には、高速・高精度の装置が実現できる反面、装置の構成と動作は複雑で高価となることが指摘されている⁵⁾。

しかるに、パルス数変調 (PNM) 信号や定差変調 (DM) 信号などのパルス列信号は、計測・制御の分野において測定量をデジタル変換する場合の最も基本的な、また広く実用されている信号形式である^{6), 7)}。

したがって、この種の信号を直接的に処理する信号処理方式 (パルス列信号処理方式と定義する) は、信号を PCM 信号に変換する操作を省くことができる。また、パルス列信号の特質を利用することによって、演算部や制御部の構成も簡単となることが知られている⁸⁾。

一方、磁性体素子は周囲の環境条件、特に温度変化や衝撃的な雑音などの影響を受けにくく、信頼性が高いと言われている⁹⁾。そこで著者らは、信頼性の高いパルス列信号処理装置を実現する目的から、ユニバーサル形磁気演算モジュール (UAM と略す) を提案した^{10), 11)}。これは信号処理を実現するのに必要なすべての演算機能〔加算、係数乗算および遅延 (記憶)〕を兼ね備えており、たとえば加算と遅延とか係数乗算と遅延などのように、二つの演算動作を時分割的に実行する機能 (複合演算機能と呼ぶ) を有している。

UAM の演算方式やその特長を生かしたデジタルフィルタの構成方法などについては、すでに報告したが¹²⁾、その検討過程において、UAM が剰余数系^{13), 14)}に基づく演算方式に良く適合することを見出した^{15)~17)}。剰余数系に基づく演算方式では、加算/減算ま

[†] 計測自動制御学会東北支部講演会で発表 (昭 54・12)

* 岩手大学工学部 盛岡市上田 4-3-5

** 東北大学工学部 仙台市荒巻字青葉

* Faculty of Engineering, Iwate University, Morioka

** Faculty of Engineering, Tohoku University, Sendai
(Received January 7, 1980)

(Revised June 30, 1980)

たは乗算が各ケタごとに独立して、しかもケタ上げなしに実行できる特徴をもっている、より高速で分解能の高いハードウェアを実現する可能性があり、注目されている¹⁸⁾。それゆえ、剰余数系に基づくユニバーサル形磁気演算モジュールが実現されるならば、特に計測・制御などの分野における実時間信号処理に、きわめて有効な手段となることが期待される。

本研究は、以上のような観点のもとに行われたものである。本論文では、この種のユニバーサル形磁気演算モジュール(以後、UAMR と呼ぶ)を提案する。最初に、本研究で採用している剰余数系の概要を述べ、つぎに UAMR の演算動作を考察する。そして、UAMR の動作方程式を導き、それをもとに各種の演算機能や演算時間特性を明らかにする。

2. 剰余数系の定義と演算方式

2.1 剰余数系の定義

剰余数系において、整数 X は N -tuple の形式を取り、次式で表現される。

$$X=(x_1, x_2, \dots, x_N) \quad (1)$$

$$\left. \begin{aligned} x_i &= X - [X/m_i] \cdot m_i \equiv |X|_{m_i} \\ 0 \leq x_i &< m_i, \quad (i=1, 2, \dots, N) \end{aligned} \right\} \quad (2)$$

ここに、 x_i は X を基数(modulus) m_i で割ったときの正の最小剰余(least positive residue)である。剰余数系のケタを以後 resit と呼ぶことにすれば、 N は resit の数(=基数の個数)である。また $[X/m_i]$ は、 X/m_i の商の整数値を意味し、 m_i には互いに共通因数を含まない数(relatively prime number)が選ばれる。

N resits の系の表現範囲(剰余数コードの数: M)は、次式で与えられる。

$$M = \prod_{i=1}^N m_i \quad (3)$$

ここで、 $X < M/2$ ならば正数、 $X > M/2$ ならば負数と定義すると、そのときの X の表現範囲は次式のようにになる。

M が奇数のとき;

$$-(M-1)/2 \leq X \leq (M-1)/2 \quad (4)$$

M が偶数のとき;

$$-M/2 < X < M/2 \quad (5)$$

なお、この場合の負数表現として、次式で定義される正数 X の逆元 $\bar{X}$ (additive inverse) を用いることにする。

$$\bar{X} = M - X \quad \text{または} \quad |X + \bar{X}|_M = 0 \quad (6)$$

$$\bar{X} = (\bar{x}_1, \bar{x}_2, \dots, \bar{x}_N) \quad (7)$$

$$\bar{x}_i = m_i - x_i \quad (8)$$

Table 1 Range of the number represented by moduli sets

No.	N	m_i					$M = \prod_{i=1}^N m_i$
		m_1	m_2	m_3	m_4	m_5	
1	3	5	7	11			$385 = 1.50 \times 2^8$
2	3	7	11	13			$1,001 = 1.96 \times 2^9$
3	3	11	13	17			$2,431 = 1.19 \times 2^{11}$
4	3	13	17	19			$4,199 = 1.03 \times 2^{12}$
5	4	5	7	11	13		$5,005 = 1.22 \times 2^{12}$
6	4	7	11	13	17		$17,017 = 1.04 \times 2^{14}$
7	4	11	13	17	19		$46,189 = 1.41 \times 2^{15}$
8	5	5	7	11	13	17	$85,085 = 1.30 \times 2^{16}$
9	5	7	11	13	17	19	$323,323 = 1.23 \times 2^{18}$

Table 1 は5以上20以下の素数を基数として選んだ場合の、基数の組合せと剰余数表現の範囲を示している。これから、たとえば基数が11, 13, 17の3 resits の系では2進の約11ビット、また7, 11, 13, 17, 19の5 resits の系では同じく約18ビットの精度に相当することがわかる。

2.2 基本演算

加算/減算または乗算の記号を*印で表わすものとし、つぎの演算について考える。

$$Z = A * B \quad (9)$$

上式に(2)式を適用すると、次式が得られる。

$$\begin{aligned} |Z|_{m_i} &= z_i = |A * B|_{m_i} = |a_i * b_i|_{m_i} \\ &= ||A|_{m_i} * |B|_{m_i}|_{m_i} \end{aligned} \quad (10)$$

上式は、加算/減算または乗算が各 resit ごとに並列して実行できることを示している。

Table 2 は、基数が2, 3, 5の3 resits の系における10進数と剰余数コードの対応および演算例である。この場合は $M=30$ となるので、(5)式に示したように -14 から $+14$ の範囲には、同一コードは存在していない。同一コードは -15 と $+15$ 、 -14 と $+16$ 、... というように現われ、周期 M で循環していることがわかる。さらに、符号なしで負数を表現できること、すなわち正数と負数を区別しないで処理できることもわかる。また、演算方式については、他の数体系と比較し非常に簡単であり、特に乗算についても各 resit ごとく並列処理が可能となることは、演算処理の高速化に大きく寄与するものと考えられる。

以上に剰余数系の概要を述べたが、この数体系に基づいて具体的なハードウェアを実現するためには、多レベルまたは多進の演算要素を必要とすることが理解される。しかし、現在実現されているICなどを用いた演算回路は、2進演算要素に基づいたものであり、多レベルまたは多進演算要素に基づいて直接的に剰余

Table 2 Residue representation of the number -17 to +17 for moduli 2, 3, 5 and examples of the residue arithmetic

Integers	Residue digits			Integers	Residue digits		
	m_1 2	m_2 3	m_3 5		m_1 2	m_2 3	m_3 5
-17	1	1	3	+1	1	1	1
-16	0	2	4	+2	0	2	2
-15	1	0	0	+3	1	0	3
-14	0	1	1	+4	0	1	4
-13	1	2	2	+5	1	2	0
-12	0	0	3	+6	0	0	1
-11	1	1	4	+7	1	1	2
-10	0	2	0	+8	0	2	3
-9	1	0	1	+9	1	0	4
-8	0	1	2	+10	0	1	0
-7	1	2	3	+11	1	2	1
-6	0	0	4	+12	0	0	2
-5	1	1	0	+13	1	1	3
-4	0	2	1	+14	0	2	4
-3	1	0	2	+15	1	0	0
-2	0	1	3	+16	0	1	1
-1	1	2	4	+17	1	2	2
0	0	0	0				

Examples of residue arithmetic

2 (0 2 2)	2 (0 2 2)
+ 9 $\oplus$ (1 0 4)	- 9 $\oplus$ (1 0 1)
11 (1 2 1)	- 7 (1 2 3)
3 (1 0 3)	3 (1 0 3)
$\times$ 4 $\odot$ (0 1 4)	$\times$ (-4) $\odot$ (0 2 1)
12 (0 0 2)	-12 (0 0 3)

数系を実現する立場からの報告は、ほとんどなされていないのが現状である。そこで以下では、1個の磁心で容易に多進の記憶要素または演算要素として用いることが可能な磁心パルスカウンタに着目し、それを基本単位とする磁気演算モジュールについて検討する。

3. UAMR の構成と演算動作

3.1 磁心パルスカウンタの概要

磁心パルスカウンタ（以下 MPC と略す）は、磁心の磁束記憶特性や電圧時間積分特性を利用し、電圧パルスを磁心に印加することによって増分的部分磁化動作を行い、パルスの計数、記憶、定数乗算および分周などの機能を実現することができる。その磁心駆動方式に関して、著者らは磁心ヒステリシスループの両側を対称に駆動する方式を考案し、すでに報告している¹⁹⁾。この方式は回路構成がきわめて単純となることから、パルス列信号処理用に適しているものと考えられる。

Fig. 1 Magnetic pulse counter

(a): principle of circuit
(b): actual circuit
(c): operating hysteresis loop

Fig. 1 は MPC の原理図である。計数量 k は、磁心ヒステリシスループの一周を、 k 個のレベルに分割するのに必要な入力パルス数を意味する。回路素子の特性をすべて理想化すると、 k は次式で与えられる。

$$k \cong 4N_c\phi_s / (V \cdot \Delta T) \quad (11)$$

ここに、 N_c は計数巻線数、 ϕ_s は磁心の飽和磁束量、 $(V \cdot \Delta T)$ は入力パルスの電圧時間積分値である。この式は、MPC の動作原理を示すものであるが、磁心の積分特性を直接利用しているために、MPC は IC カウンタなどと比較し、衝撃的雑音に対する耐力が非常に大きいという特徴を有している。

上式から、磁心を定めると k を一定とする $(V \cdot \Delta T)$ と N_c の関係が求められる。ただし一般的には、動作マージンを考慮し、 k は 20 以下の整数値（偶数、奇数を問わず実現可能である¹⁹⁾）が選ばれる。出力は、**Fig. 1(b)** のフリップフロップ回路から得られる。

Fig. 1(c) の動作ヒステリシスループからもわかるように、磁心の磁束レベルは入力パルス数の最小剰余に相当するレベルに落着くことになる。それゆえ、剰余数系の 1 個の基数と 1 段の MPC の計数量 k を直接的に対応させることが可能となる。

3.2 UAMR の構成

本研究で対象としている信号は、PNM 信号などのパルス列信号である。したがって、加算は MPC のパルス計数動作によって、また遅延は磁心の記憶特性を利用し、信号の書込みと読出しに動作ステップ順序を設けることによって実現される¹²⁾。係数乗算については、種々の方式が考えられるが、ここでは分周器を用いる方式を検討した。

Fig. 2 は、上記の考え方をもとに実現した UAMR の構成である。**Fig. 2(a)** は、剰余数系の 1 resit を構成する基本演算モジュール、**(b)** および **(c)** は N resits のモジュール構成とそのシンボルである。

基本演算モジュールは、磁心 m_i 進パルスカウンタ

Fig. 2 Configuration of UAMR

- (a): basic arithmetic module
 (b): N -digits arithmetic module
 (c): symbol of N -digits arithmetic module

MPC m_i とその読出し回路よりなる。ここに、 $X_1 \sim X_i$ は入力信号、 y_{m_i} は出力信号、FDはMPCを利用した分周器で、その分周比は $1/|K|m_i$ である。ただし、 K は乗算係数を意味し、 $|K|m_i$ は(11)式に示した計数量 k に対応する。UAMRの制御パルスは、クロックパルスと読出し動作のタイミングパルス G_{oi} の二つだけである。

3.3 動作方程式

基本演算モジュールの動作はつぎに示すとおりである。書込み動作時には、入力信号 $X_1 \sim X_i$ の modulo sumがMPC m_i に求められ、記憶される。読出し動作は、タイミングパルス G_{oi} に同期して読出し回路のフリップフロップF.F.が、セット状態に移転することによって開始される。このときクロックパルス（繰返し周波数： f_c ）は、出力信号 y_{m_i} および分周器FDの入力信号となる。FDの分周出力（繰返し周波数： $f_c/|K|m_i$ ）は、MPC m_i において書込み動作時と同様に計数される。そしてMPC m_i がクリア状態（Fig. 1(c)に示すA点の飽和レベル）に達すると、MPC m_i の出力は読出し回路のF.F.をリセットするので、出力信号は消滅する。

MPC m_i の読出し動作時間を $t_r(nT)$ とすれば、これは上述の動作から、次式のように表現される。

$$t_r(nT) = \frac{|K|m_i}{f_c} \left\{ m_i - \left\lfloor \sum_{j=1}^l X_j(nT - \tau) \right\rfloor_{m_i} \right\}$$

$$\tau (= \text{遅延時間}) = \begin{cases} 0 & \dots J_{wj} < J_r \\ T & \dots J_{wj} > J_r \end{cases} \quad (12)$$

ここで、 nT は n 番目のサンプリング周期、 J_{wj} と J_r はそれぞれ書込みと読出しの動作ステップ順序で、これらと遅延動作との具体的関係については、次節に例を挙げる。また、 $\left\lfloor \sum_{j=1}^l X_j(nT - \tau) \right\rfloor_{m_i}$ は2.2節の(10)式に相当する関係で、全入力信号の基数 m_i についての剰余(=modulo sum)である。それゆえ、 $\{ \}$ の項は2.1節の(8)式に示した逆元 $\bar{x}_i$ を意味し、一般の数体系における補数に該当する。

出力信号 $y_{m_i}(nT)$ は、読出し動作時間中に含まれるクロックパルス数であるので、(12)式から次式が得られる。

$$y_{m_i}(nT) = |K|m_i \left\{ m_i - \left\lfloor \sum_{j=1}^l X_j(nT - \tau) \right\rfloor_{m_i} \right\} \quad (13)$$

これから、基本演算モジュールの出力信号は、全入力信号の modulo sum の逆元（負数表現）と乗算係数の基数 m_i に関する剰余との積の形で与えられることがわかる。すなわち、UAMRは信号処理に必要な加算、係数乗算および遅延の機能を有している。

3.4 演算機能

Fig. 3およびFig. 4は、それぞれ(13)式の動作方程式に基づいて実現される基本演算機能と代表的な複合演算機能を示している。図中における信号路の数字は、動作ステップ順序であり、また $\rightarrow$ は正数の信号成分、 $\leftarrow$ は負数の信号成分を表わしている。

Fig. 3(a)～(d)は係数乗算動作の場合であるが、乗算係数についても負数表現（2.1節(6)～(8)式）は可能となるので、四つの場合が実現する。この特徴は、UAMの演算機能¹²⁾と大きく異なるところである。Fig. 3(a)～(f)では、いずれも書込み動作〔動作ステップ順序：1〕の後に読出し動作〔動作ステップ

Fig. 3 Elementary arithmetic operations of UAMR
 (a)-(d): multiplication, (e)-(f): inversion,
 (g)-(h): addition, (i): subtraction

Fig. 4 Time division multiple operations of UAMR (a)-(d): multiplication and delay, (e): addition and delay, (f): subtraction and delay, (g): addition, multiplication and delay, (h): subtraction, multiplication and delay

ブ順序: 2] を実行するので、二つの動作ステップを終了した後では UAMR に信号が記憶されず、遅延は実現しない。この点は、Fig. 3(g)~(i) についても同様である。これとは反対に読出し動作の後に書き込み動作を行う場合 ($J_{w1} > J_r$) には、サンプリング周期 T の遅延が実現する。Fig. 4 には、遅延を含む複合演算のみを挙げている。ただし、(g) は加算、係数乗算および遅延、(h) は減算、係数乗算および遅延の複合演算であり、このように三つの演算の複合も可能となることがわかる。なお、遅延を含まない場合、たとえば、加算と係数乗算の複合演算は、Fig. 4(g) において動作ステップ順序の 2 と 3 を交換することによって容易に実現される。以上のような複合演算機能が実現可能となる理由は、(1) 加算/減算は信号の書き込み動作中に、係数乗算と符号変換は読出し動作中に実行されること、(2) 遅延は動作ステップ順序のみによって決定されること、の 2 点を挙げることができる。

3.5 演算時間

UAMR において、各 resit の基本演算モジュールは並列的に演算を実行するので、UAMR の演算時間 t_u としては、各基本演算モジュールの演算時間 t_{ui} の最大値を選ぶことが必要となる。

演算時間 t_{ui} は、入力信号の書き込み動作時間と MPC m_i の読出し動作時間 [3.3 節 (12) 式] との和で与えられ、つぎのような方程式で表わされる。

$$t_{ui}(nT) = \left\{ \sum_{j=1}^l X_j(nT - \tau) + y_{mi}(nT) \right\} / f_c \quad (14)$$

ここに入力信号のパルス繰返し周波数は、クロックパルス周波数 f_c と等しいものと仮定している。上式の

{ } の中は、全動作ステップにおける信号の総和である。また、 $y_{mi}(nT)$ は入力信号と乗算係数値の関数であるから、上式は、演算時間が乗算係数値および各サンプリング周期の入力信号に対応して、そのつど変化することを示している。なお上記のように、信号の書き込みと読出しの動作時間が、直ちに演算時間となるところにパルス列信号処理方式の特徴がある。

UAMR の演算時間は、次式で与えられる。

$$t_u(nT) = \max [t_{u1}(nT), t_{u2}(nT), \dots, t_{uN}(nT)] \quad (15)$$

4. UAMR の実現と実験結果

実験的に種々の検討を行うため、Table 3 に示すような基数の組合せの異なる 3 resits の UAMR を実現した。使用した磁心は、2 種類の Mn-Mg フェライト磁心 (MPC m_i 用: $11 \times 8 \times 4$ mm, $\phi_s \approx 1.5$ μ Wb, FD 用: $8.5 \times 4.5 \times 3$ mm, $\phi_s \approx 1.5$ μ Wb, 東北金属製) である。MPC m_i と FD のフリップフロップ回路には、IC NAND ゲートを使用している。

Fig. 5 は、UAMR の外観図である。主な構成素子は、上記のフェライト磁心各 3 個、SSI 21 個、トランジスタ 6 個、ダイオード 18 個で、 114.3×215.9 mm のプリント基板上に実装されている。

実験は初めに各 resit の基本演算モジュールについて、各種の演算に関する基本的な動作を確認し、さらに UAMR 全体の動作を検討した。その結果、クロックパルス周波数が 100 kHz の条件のもとで、十分な動作を確認することができた。

Photo. 1(a)~(c) は、Table 3, No. 2 の UAMR における出力信号 y_{mi} である。ただし、乗算係数 K

Table 3 Moduli sets of the realized UAMR's

No.	m_1	m_2	m_3	M
1	11	13	17	2,431
2	15	16	17	4,080
3	13	17	19	4,199

Fig. 5 Top view of the UAMR

Photo. 1 Observed waveforms of output signals y_{m1} in case of $K=1$ and $X_j=0$

Photo. 2 Observed waveforms of the timing pulse of read-out G_{i1} and output signal y_{15}

$=1$, 入力信号 $X_j=0$ の場合を示している。Photo. 2 は同じ UAMR で、読出しのタイミングパルス G_{i1} と基数 $m_1=15$ の出力信号 y_{15} との関係を示している。このようにタイミングパルスの後縁 (trailing edge) で読出し動作が開始するようになっている。

5. む す び

パルス列信号処理方式と剰余数系の特色に着目し、信号処理を実現するのに必要なすべての機能を有するユニバーサル形磁気演算モジュール (UAMR) を提案した。また、UAMR の動作方程式を導き、その演算機能や演算時間特性を明らかにした。

現在、UAMR の具体的適用例として、非再帰形 2 次デジタルフィルタを実現し、その周波数特性や演算時間特性などについての検討を行っているの、これらについては稿を改めて報告したい。

なお本研究は、文部省科学研究費〔一般研究 C〕の補助を受けたことを付記する。

終りに、日頃ご指導をいただく東北大学工学部 穴山武教授に深謝する。また、本論文は電子通信学会回路とシステム研究会、計測自動制御学会東北支部講演会および電気学会磁気応用研究会における資料^{15)~17)}を

まとめ、修正、加筆をしたもので、熱心にご検討くださった研究会、講演会の方々に深く感謝申し上げる。なお、実験および資料の整理などでは、本学電気工学科卒業生 田代良二、恒川佳隆両君に協力いただいた。ここに御礼申し上げる。

参 考 文 献

- 1) A. V. Oppenheim and R. W. Schaffer: Digital Signal Processing, Prentice-Hall (1975)
- 2) A. V. Oppenheim: Applications of Digital Signal Processing, Prentice-Hall (1978)
- 3) 飯塚, 田中: 通信の分野に浸透するデジタル信号処理, 日経エレクトロニクス, 11 月 29 日号, 42/68(1976)
- 4) 日本物理学会編: 計算機による物理実験のデータ処理, サイエンス社 (1973)
- 5) 伊達: デジタルフィルタ技術の可能性と問題点, NHK 技術月報, 14-4, 156/162 (1971)
- 6) 寺尾: 測定論, 岩波書店 (1975)
- 7) G. A. Woolvet: Transducers in Digital Systems, Peter Perigrinus (1977)
- 8) J. M. Nightingale: Pulse-Rate Control System Design, Control Engng., 21-Mar., 52/54, 21-May, 50/52 (1974)
- 9) D. L. Greer: Characterization of the Magnetic Second-Harmonic Analog Memory, IEEE Trans. on Computers, C-17-6, 551/558 (1968)
- 10) M. Miura, J. Shida, T. Higuchi, and T. Anayama: New Magnetic Scaler Used as Universal Arithmetic Module for Pulse-Train Signal Processing, IEEE Trans. on Magnetics, MAG-13-5, 1311/1313 291/298 (1977)
- 11) 三浦, 志田, 樋口: 磁心パルスカウンタを利用したパルス列信号処理用ユニバーサル演算モジュール, 電学論 C, 97-9, 180/184 (1977)
- 12) 三浦, 志田, 樋口: ユニバーサル形磁気演算モジュールに基づくデジタルフィルタの構成, 電学論 C, 99-12, (1979)
- 13) H. L. Garner: The Residue Number System, IRE Trans. on Electronic Computers, EC-8-June, 140/147 (1959)
- 14) N. S. Szabo and R. I. Tanaka: Residue Arithmetic and its Applications to Computer Technology, McGraw-Hill (1976)
- 15) 三浦, 志田: 剰余数系に基づいた磁気演算モジュールとデジタルフィルタの構成, 信学会回路とシステム研資料, CAS 79-22 (1979)
- 16) 三浦, 千葉, 志田: 剰余数系に基づく磁気演算モジュールとその応用, 計測自動制御学会東北支部講演会, 405 (1979)
- 17) 三浦, 志田, 樋口: 剰余数系に基づくパルス列信号処理用磁気演算モジュール, 電学会磁気応用研資料, AM-79-64 (1979)
- 18) G. A. Jullien: Residue Number Scaling and Other Operations Using ROM Arrays, IEEE Trans. on Computers, C-27-4, 325/336 (1978)
- 19) 菊地, 三浦: 対称駆動形磁心パルスカウンタ, 電学誌, 86-3, 415/424 (1966)