プリセット方式を用いた磁気アナログシフトレジスタ†

田 所 嘉 昭・穴 山 武

東北大学工学部 仙台市荒巻字青葉

(昭和 46 年 10 月 13 日 受付)

The Magnetic Analogue Shift Register Using the Preset Method

Yoshiaki TADOKORO and Takeshi ANAYAMA

(Faculty of Engineering, Tōhoku University, Sendai)

(Received October 13, 1971)

This paper describes a method for the construction of the analogue shift register suitable for sampled-data systems. The magnetic cores are capable of isolating the input circuits from the output circuits, and have high reliability in a wide range of environmental conditions. As explained in this paper, the analogue delay elements which are basic units for the shift register are constructed by these cores.

An analogue delay element consists of one core and one flip-flop circuit. This type of delay element is superior to the push-pull type using two cores, because it circumvents the problem of core matching. The input signal is divided into its polarity and absolute value. They are shifted by the binary shift register using flip-flop circuits and by the delay elements using cores, respectively. The errors occurred in the core are compensated by the preset method in which the adaptive value is written-in to the core before the write-in of the signal, and its value can be adjusted for the compensation of errors in every delay element. This method can reduce the number of the cores to half and simplify the adjustment of the readout and write-in characteristics of the delay elements as compared with the push-pull method. As a result, this delay element is simple in construction and has an accuracy of 0.025 %.

The difference analyzer is constructed as an application of this shift register. It is made clear that this device is suitable for the study of sampled-data systems.

1. ま え が き

アナログシフトレジスタはアナログ遅延素子から構成され、アナログ信号を順次バケツリレー式に送る機能を有している。このアナログシフトレジスタは制御およびデータ処理の多重化にともない、サンプリング的な使用方法が盛んになりつつある現在、無駄時間シミュレータ、遅延線シンセサイザ (DLS)、相関器などの構成など多くの分野で必要とされ、重要な位置をしめるものと思われる。従来この基礎となる遅延素子として、コンデンサや磁心を利用したものが主に報告

されている^{1)~5)}。

特に磁心を利用した遅延素子は一般に長時間の遅延に適し、耐環境性にすぐれ、入出力端子の相互絶縁が可能であるなどの特徴を有している。しかし、この遅延素子の精度を向上させるには、磁心の磁化特性が理想的でないために生ずる誤差をなんらかの方法で取り除くことが必要である。従来2個の磁心を用いたプッシュプル接続による方式が種々、報告されている^{3)~5)}。しかし、この方式の精度は磁心の整合度によって決定されるので、使用磁心の整合が実用上、大きな問題となる。したがって、この方式の場合は遅延素子の特性の調整が困難であるという欠点を有している。

† 第10回計測自動制御学会学術講演会で発表(昭46・8)

そこで、単一磁心より遅延素子を構成することができ、さらに磁心に起因する誤差が簡単な方法で補償されるなら、磁心の特徴をいかした精度のよい遅延素子が容易に実現されることとなり、計測および制御などの分野に寄与するところが大きであると考えられる。

本研究は、このような観点の下に行なわれたもので、従来プッシュプル接続で除いていた磁心に起因する誤差を以下に述べるプリセット方式により取り除いた。この方式は信号を磁心に書き込む前に磁束レベルをある基準点に設定しておくプリセットとよぶ動作を行ない、この制御可能なプリセット量を調整することにより磁心に起因する誤差を容易に補償する方式である。さらに磁心の磁束量を有効に使用し、応用の際の周辺回路を簡単にする目的で、信号の極性と絶対値を分離してシフトする方式もあわせて検討した。その結果この方式は磁心の整合を考慮する必要がなく、プッシュプル方式に比べて磁心の数を半分にすることができた。また、遅延素子の構成、特性の調整が容易になるとともに 0.025% 程度の精度が得られることが確かめられた。

本論文では初めに磁心を利用した遅延素子の基礎的考察を行ない、ついで信号を極性と絶対値に分離したプリセット方式磁気アナログシフトレジスタについて述べる。最後に、このシフトレジスタの一応用例として離散系の研究に有用な差分解析器の構成法と実験結果を示す。

2. 磁気アナログ遅延素子の基礎的考察

磁気アナログ遅延素子の原理を Fig. 1 に示す。巻

Fig. 1 Principle of analogue delay element using magnetic core

回数 N の巻線に高さ E 、幅 T の電圧パルスを印加すると、磁束量の変化 Φ_T は(1)式であらわされる。

$$\Phi_T = \frac{1}{N} \int_0^T E \cdot dt = \frac{1}{N} \cdot E \cdot T \quad (1)$$

この式において巻回数 N と電圧 E を一定とすると、パルス幅 T が磁束量 Φ_T に変換されて記憶されること

になる。このように on-off の 2 値信号ともみなせるパルス幅 T を信号と考えることは、たとえばトランジスタスイッチなどを制御することが非常に容易であり、応用上のぞましいものと思われる。いま、理想的な角形ヒステリシス磁心を用い、書き込み、読み出し回路に抵抗が存在しないものとし、正の飽和レベルを基準にして遅延素子の動作を考える。初めに書き込み回路を入力信号 T_{in} で導通させ、 T_{in} を磁束レベル Φ_w に書き込む。この磁束レベルは外部から磁束変化を起こすような作用を受けない限り、磁心の記憶特性により半永久的に保持される。必要とされる遅延時間を経た後、今度は読み出し回路を読み出しパルス T_r で導通させ、磁束レベルを正の飽和値に復帰させる。正の飽和レベルに達するまでの磁束量を Φ_r 、そのときの誘起電圧のパルス幅を T_{out} (出力パルス) とすると(1)式から(2)式が導びかれ $N_w = N_r$ 、 $E_{ws} = E_{rs}$ とすると(3)式となる。

$$\frac{1}{N_w} E_{ws} \cdot T_{in} = \frac{1}{N_r} E_{rs} \cdot T_{out} \quad (\Phi_w = \Phi_r) \quad (2)$$

ただし、 $E_{ws(rs)}$: 書き込み(読み出し)回路の電源電圧、 $N_w(r)$: 書き込み(読み出し)巻線の巻回数。

$$T_{in} = T_{out} \quad (\text{if } N_w = N_r, E_{ws} = E_{rs}) \quad (3)$$

上式のように入力信号 T_{in} と出力信号 T_{out} は、原理的に一致することになる。

Fig. 1 では角形ヒステリシス磁心を理想化して遅延素子の原理を示した。しかし実際の磁心においては、Fig. 2 に示すようなヒステリシスループを描く。同図から磁心を利用した遅延素子の誤差の原因として以下の事項が問題になるものといえる。

Fig. 2 Hysteresis loop in a actual core

(1) もどり磁束量 (Φ_r): 書き込み終了後、起磁力の消滅とともに磁束量が逆にじゃっかんもどり、信号を減少させる ((2)→(3))。この磁束のもどり量をもどり磁束量とよぶことにする。この量は磁心の特性および回路条件で異なるとともに、磁束レベルや書き込み速度 ($d\Phi/dt \approx E_{ws}/N_w$) などによっても複雑に変化することが知られている^{6)~9)}。本実験に使用した磁心のもどり磁束量の一例を Fig. 3 に示す。

(2) 励磁電流の磁束レベルによる非線形な変

- (1) $d\Phi/dt=27 \text{ mV/T}$ (2) $d\Phi/dt=115 \text{ mV/T}$
 (3) $d\Phi/dt=220 \text{ mV/T}$
 core: 50% Fe-Ni Permalloy
 $2\Phi_m \approx 110 \mu\text{Wb}$ (0.025×10×25×35 mm)

Fig. 3 Relation between amount of flyback flux and flux level

化*: 磁心の励磁電流が磁束レベルの値に対して非線形な変化をすれば、書き込み、読み出し回路の抵抗による電圧降下の違いのため、磁心にかかる電圧も同様に非線形な変化をし、定電圧による書き込み、読み出しの線形性が満足されなくなる。

(3) 残留磁束量 ($\Phi_{r.s}$): 角形比が完全に1でないために生ずる磁束量で信号を増加させる ((1)→(4)). 以上の誤差の原因を考慮し、遅延素子の入出力特性を (4) 式に示す。

$$\frac{1}{N_w}(E_{ws}-\bar{I}_w r_w - e_{w0}) \cdot T_{in} + \Phi_{r.s} \\ = \frac{1}{N_r}(E_{rs}-\bar{I}_r r_r - e_{r0}) \cdot T_{out} + \Phi_f \quad (4)$$

ただし、 $\bar{I}_w(r)$: 書き込み (読み出し) の時の平均励磁電流、 $r_w(r)$, $e_{w0}(r_0)$: 書き込み (読み出し) 回路の電圧電流特性を線形近似したときの抵抗と不感帯電圧。

さらに $N_w=N_r=N$, $E_{ws}=E_{rs}=E_s$ とし、2 次以上の微小項を省略し、 T_{out} と T_{in} の関係を整理すると (5) 式となる。

$$T_{out} = T_{in} - \frac{1}{E_s} \{ (\bar{I}_w r_w - \bar{I}_r r_r) + (e_{w0} - e_{r0}) \} T_{in} \\ + \frac{N}{E_s} (\Phi_{r.s} - \Phi_f) \left(1 + \frac{\bar{I}_r r_r + e_{r0}}{E_s} \right) \quad (5)$$

第2項以下が誤差になる。プッシュプル方式は、これらの誤差を2個の磁心で互いに打ち消し合うように構成されている。しかし、 $\bar{I}_w(r)$, Φ_f など非線形な変化をするものに対してはプッシュプル接続の効果も少ない。特にもどり磁束量 Φ_f は誤差に大きな影響をおよぼす。これらに対する一般的な対策としては、 $\bar{I}_w(r)$ については抵抗の小さい巻線を適当に多く巻き $\bar{I}_w(r)$

の値を小さくするとともに、書き込み、読み出し回路の抵抗をできるだけ小さくすることである。 Φ_f に対しては Φ_f の少ない磁心⁽⁶⁾を選び、Fig. 3 からわかるように Φ_f の小さい低速度書き込みで使用することが有効である。磁心をアナログ遅延素子として使用する場合は以上のことを考慮した上で使うことが必要である。

アナログシフトレジスタは、上述の遅延素子が直列に数段接続されて構成される。その場合、サンプリング周期 T_s の整数倍遅れた信号を同時に取り出せることが応用上のぞましいが、1個の遅延素子では同時に書き込みと読み出しの動作を行なうことができない。そこで Fig. 4 に示すように遅延素子2個で単位遅延素子を構成することにする。本構成法はサンプリング時において書き込みを前段の遅延素子に、読み出しを後段の遅延素子にうけもたせることにより、サンプリング周期 T_s の整数倍遅れた信号を同時にとりだすことができる。

Fig. 4 Unit delay element for shift register

3. プリセット方式磁気アナログシフトレジスタ

磁心を利用した高精度の遅延素子を作る困難さの要因は、信号の極性というデジタル量と絶対値というアナログ量を一緒に取り扱うことに起因していると考えられる。そこでここでは、信号を極性と絶対値に分離し、極性をフリップフロップに絶対値を磁気遅延素子に受けもたせる方式を考案し、アナログシフトレジスタを構成した。

3.1 プリセット方式

上記のように、遅延素子は信号の絶対値のみを扱えばよいことになる。それゆえ、原理的に全磁束量 $2\Phi_m$ を使用することができる。

2. で述べた磁心を利用した遅延素子の誤差の原因となるもどり磁束量、残留磁束量などの影響を、Fig. 5 に示す方法で取り除いた。まず信号 T_{in} を書き込

* 動的磁化過程においては渦電流などにより必要なエネルギーが増大し、ヒステリシスの幅が直流ヒステリシスより増大する⁽¹⁰⁾。また、その幅は磁束レベルによって変化する⁽¹¹⁾。

Fig. 5 Analogue delay element using preset method

む前に基準点を(1)より(2)へ移しておく(この動作をプリセットとよぶ)。その後、信号 T_{in} は書き込まれる((2)→(3))。必要な遅延時間を経た後に読み出された出力パルス T_{out}' は、信号成分以外にプリセットに相当する成分を含むので、これを一定な補正パルス T_c で差し引き信号 T_{in} を取り出す。このプリセットによって、ヒステリシスの正の飽和付近でもどりの磁束量、励磁電流の非線形性が著しい範囲を避けるとともに、この制御可能なプリセット量を調整して、もどりの磁束量、残留磁束量による誤差を取り除くことができる。この方式をプリセット方式とよぶことにする。この方式において注意しなければならないことは、出力パルス幅 T_{out}' を常に一定な補正パルス T_c で差し引くため、Fig. 5 に示すようにプリセット後直ちに信号を書き込むようにして、プリセットによるもどりの磁束を生じさせないことである。なぜなら、プリセット後、ある時間たった後に信号を書き込むことにすると、信号がないときはプリセットによるもどりの磁束のみが発生し、信号があるときはプリセットによるもどりの磁束と信号によるもどりの磁束と、もどりの磁束が2度生ずることになり、信号の有無によって、もどりの磁束の影響が異なってしまうためである。

この方式の入出力特性を求めるために、Fig. 5 のヒステリシスの関係を式で表わし整理すると(6)式となる。

$$T_{out}' = \frac{N_r}{N_w} \cdot \frac{\bar{E}_w}{\bar{E}_r} \cdot T_{in} + \frac{N_r}{N_{pr}} \cdot \frac{\bar{E}_{pr}}{\bar{E}_r} \cdot T_{pr} + \frac{N_r}{\bar{E}_r} (\Phi_{r,s} - \Phi_f) \quad (6)$$

ただし、 $\bar{E}_{w(r,pr)}$: 書き込み(読み出し、プリセット)時に磁心にかかる平均電圧 ($\bar{E}_w = E_{ws} - r_w \bar{I}_w - e_{w0}$ など)、 T_{pr} : プリセットパルス幅。

補正パルス T_c には(6)式で $T_{in}=0$ とおいた(7)式で表わされるパルス幅を使う。これより入出力特性は(8)式で表わされる。

$$T_c = \frac{N_r}{N_{pr}} \cdot \frac{\bar{E}_{pr}}{\bar{E}_r} \cdot T_{pr} + \frac{N_r}{\bar{E}_r} (\Phi_{r,s} - \Phi_{f,pr}) \quad (7)$$

ただし、 $\Phi_{f,pr}$: $T_{in}=0$ のときのプリセットによるもどりの磁束量。

$$T_{out} = T_{out}' - T_c = \frac{N_r}{N_w} \cdot \frac{\bar{E}_w}{\bar{E}_r} \cdot T_{in} + \frac{N_r}{\bar{E}_r} (\Phi_{f,pr} - \Phi_f) \quad (8)$$

信号による $\bar{E}_w$, $\bar{E}_r$ の変化を無視し、もどりの磁束量 Φ_f が(9)式で表わされるなら(8)式は(10)式となり利得を1に調整すれば入出力特性は理想的な(12)式となる。

$$\Phi_f = k_f \cdot T_{in} + \Phi_{f,pr} \quad (k_f \text{ は定数}) \quad (9)$$

$$T_{out} = \left(\frac{N_r}{N_w} \cdot \frac{\bar{E}_w}{\bar{E}_r} - k_f \frac{N_r}{\bar{E}_r} \right) \cdot T_{in} \quad (10)$$

$$\text{利得} = \frac{N_r}{N_w} \cdot \frac{\bar{E}_w}{\bar{E}_r} - k_f \frac{N_r}{\bar{E}_r} = 1 \quad (11)$$

$$T_{out} = T_{in} \quad (12)$$

なお、(9)式を成立させるためには、Fig. 3 から明らかなようにプリセットによってもどりの磁束量の非線形性が著しい部分を除くことが必要である。また、低速度書き込みで使用したほうがその線形性の範囲が増大する。

この特性の調整は以下に述べる方法で行なう。まず零点の調整は(7)式が成立するようにすればよい。そこで補正パルス T_c は一定としておき、各磁心によって異なる $\Phi_{r,s}$, $\Phi_{f,pr}$ の影響をプリセット電圧 $\bar{E}_{pr}$ を調整して補償し、(7)式の右辺が一定値 T_c になるようにする。この $\bar{E}_{pr}$ による零点の調整は(11)式から明らかなように利得には影響をおよぼさない。いっぽう、利得の調整を零点と独立に行なうには(7)式に影響を与えない N_w と $\bar{E}_w$ によって行なう。この関係を Table 1 に示す。

Table 1 Method for adjustment of zero point and gain

items	controllable parameters
zero point	$\bar{E}_{pr}$
gain	rough: N_w , fine: $\bar{E}_w$

Fig. 5 では書き込みと読み出しの巻線を別々に示してある。このように巻線を別にするると1つの電源を書き込み、読み出しの電源として使用でき、(11)式などからもわかるように電源変動によって生ずる利得の変動をおさえることができる。いっぽう、磁心を利用した装置を作成するとき、その巻線を単純にしたいという要求がある。そこで本実験では1つの巻線を書き込み、読み出し、プリセットの各巻線として共用し、書き込み回路と読み出し回路の電源を別とした。しかし前章で述べたようにシフトレジスタは2個の遅延素子でも

Fig. 10 Circuit for realizing of absolute value

入力電圧 $\pm 10\text{V}$ に対して 0.02% ($2\text{mV}/10\text{V}$) の精度を得た。極性出力 V_p も同時に取り出すことができ、極性判別器の機能もかねそなえる。この電圧 V_p をサンプリングして 2 進シフトレジスタの初段のセットパルスとして使用する。

パルス幅変換器 (PWM) は磁心を用いて Fig. 11

Fig. 11 Principle of pulse width modulator using magnetic core

に示す原理のもとに構成した。この原理は Fig. 1 の遅延素子の原理とほぼ同様であるが、書き込み回路を閉じる期間 T_p を一定として、書き込み電圧 E_{in} を信号としたことが異なる。遅延素子の場合と同様に (13) 式が導びかれる。

$$T_{out} = \frac{N_r}{N_w} \cdot \frac{E_{in}}{E_{rs}} \cdot T_p = k_p \cdot E_{in} \quad (13)$$

ただし、 $k_p = (N_r/N_w) \cdot (1/E_{rs})$

すなわち、入力電圧 E_{in} がパルス幅変換係数 k_p により T_{out} なるパルス幅に変換される。実際の回路を Fig. 12 に示す。入力インピーダンスを大きくするため書き込み回路に負帰還巻線 N_{wb} を設け、これによって磁束変化速度を制御する。また、読み出し回路は

Fig. 12 Circuit of pulse width modulator

正帰還により書き込み終了後、直ちに読み出しが行なわれる。入力電圧 1V から 13V に対して約 0.05% の精度の変換器がえられた。シフトレジスタを構成する場合、この PWM は初段の単位遅延素子の前段の遅延素子の役目もかねる。この PWM の回路にはプリセット回路を設けてないが、このプリセット量は Fig. 10 に示した絶対値回路の点線で囲んだ部分より与えられ、この電圧を調整することにより零点調整が行なわれる。

極性の方を受けもつ 2 進シフトレジスタは Fig. 13 の原理のもとにトランジスタを用いて構成した¹³⁾。

Fig. 13 Binary shift register

3.3 プッシュプル方式との比較

この章で述べた方式は、プリセットという動作を入れたことと、信号を極性と絶対値に分離してシフトすることが特徴である。このプリセット方式が従来のプッシュプル方式に比べ、どのような特徴があるかシフトレジスタを構成する場合の単位遅延素子に対して比較してみる。(1)制御可能なプリセット量を調整して、個々の磁心で異なるもどり磁束量、残留磁束量による誤差を補償するようにしたため、プッシュプル方式の場合のように整合のとれた磁心を選択する必要がなくなるとともに、磁心の数を半分に減らすことができた。さらに、このプリセットというバイスパルス信号を信号と独立させたため利得と零点の調整を独立に行なうことができ、遅延素子の特性の調整が容易になった。(2)信号を極性と絶対値に分離したことにより、ほぼ全磁束量 $2\Phi_m$ が利用できた。また、パルス幅変換器

Table 4 Comparison between preset method and push-pull method

items	preset method	push-pull method
unit delay element (number of semi-conductor)	two cores, one flip-flop (transistor : 9) (diode : 4)	four cores (transistor : 10) (diode : 4)
core matching	unconcern	important
adjustment of zero point and gain	independent and simple	dependent and difficult
amount of information	$2\Phi_m$	Φ_m
circumferential circuit	simple	complex
winding	simple	complex
attached circuit	absolute value circuit	

および応用のさいの乗算回路などの周辺回路を簡単にすることができた。以上のことを Table 4 に示す。

4. 一 応 用 例

この章では 3. で述べたシフトレジスタの一応用例として、差分解析器の構成法とその実験結果を述べる。

この差分解析器はサンプル値系など差分方程式で表わされる物理系の研究に有用であると考えられる。その目的としている機能は、微分方程式で表わされる連続系の研究に対して、現在、使用されているアナログ計算機（微分解析機）がもつ機能と同様なものである。すなわち手軽に物理系の応答を考察したり、系をシミュレートできることである。

アナログ計算機における演算増幅器に相当するのが差分解析器では遅延素子であり、この遅延素子より構成されるシフトレジスタがこの装置の基礎となる。それゆえ、シフトレジスタの精度は差分解析器の精度に重要な位置をしめる。また、このような装置においては装置の調整が容易でなくてはならない。3. で述べたシフトレジスタはこれらの条件を満足しており、これを基礎にして差分解析器を構成した^{(14)~(16)}。以下、(14)式で示される定数係数の2階の差分方程式について、その解析器の構成法と実験結果を示す。

$$U(t) + a \cdot U(t-1) + b \cdot U(t-2) = R(t) \quad (14)$$

(14) 式を解くための差分解析器の原理を Fig. 14 に示す。遅延素子、係数乗算器それに加算器の3つの要素より構成される。Fig. 15 は 3. で述べたシフトレジスタを使用した具体的な構成図であり、各要素を点

Fig. 14 Principle of difference analyzer

線で囲んである。以下シフトレジスタを除く各要素について述べる。

Fig. 16 は係数 a を乗算する場合を例にとって乗算器の回路を示している。ここではシフトレジスタからの信号の絶対値であるパルス幅 T_1 と係数 a に相当する電圧 V_a との1象限乗算が行なわれ、信号は高さ V_a 、幅 T_1 のパルス面積 (volt×s) となる。このように信号の極性と絶対値を分離したため、乗算器が非常に簡単になった。4象限乗算は同図に示すように係数 a の符号によって手動切替スイッチを切り替えることと、フリップフロップからの極性によって切り替る自動切替スイッチにより行なわれる。 V_a の設定は加算積分器、パルス幅変換器の変換係数をそれぞれ $k_a (=1/CR)$, k_p とすると(15)式で決定される。

Fig. 16 Multiplier circuit

$$V_a = a / (k_a \cdot k_p) \quad (15)$$

加算器としては演算増幅器より加算積分器を構成した。Fig. 17 に示すようにパルス面積で表わされる信号を加算積分し、その電圧値 V_0 をホールドして信号を電圧とする。このホールドされた電圧値 V_0 はサンプリングされ、その情報がシフトレジスタへ移った後、次のサイクルの入力信号に対して加算器として働くために、リセット回路により零電位にリセットされる。

出力としては解の現象を直観的にとらえられるように、加算器の電圧出力 V_0 をペンレコーダに描かせた。さらに解を少しくわしく吟味する場合のために、パルス幅出力と極性とをデジタルプリンタに記録した。

Fig. 15 Constitution of difference analyzer

Fig. 17 Adder integrator

初期条件を入れるには Fig. 15 の ② のスイッチを切り、そこから初期値に相当する電圧を入れ、各遅延素子に初期値を書き込む。

Fig. 18 に実験結果の一例を示す。電圧出力波形とディジタルプリンタのパルス幅出力の一部を示してある。(a)は差分方程式が相異なる 2 実根をもつ場合、(b)は虚根をもつ場合、(c)は非同次差分方程式の例である。

Fig. 18 Experimental results

これらの実験結果の値は計算値とほぼ一致しており、この差分解析器が差分方程式がどのような物理現象を表わしているかを検討するための装置として適当なも

のであることがわかった。そしてこの方式は遅延線シンセサイザ (DLS) などの制御装置へも応用することができる。なおこの差分解析器の詳細に関しては今後報告したい。

5. ま と め

1 個の磁心より構成されたプリセット方式を用いた遅延素子が、従来のプッシュプル方式の問題点であった磁心の整合、調整の困難さを改善するとともに、容易に 0.025% 程度の精度が得られることが確かめられた。また、信号の極性と絶対値を分離してシフトすることは、磁心の磁束量を有効に使用できるとともに、応用のさいの周辺回路を簡単にすることがわかった。そしてこれらの特徴をいかして離散系の研究に有用な差分解析器を構成できることを示した。

終わりに、本研究を進めるにあたり故菊地正教授、小西忠雄氏、樋口龍雄助教授に御指導いただきました。ここに厚く謝意を表わします。

参 考 文 献

- 1) 近藤・岩井・田丸：制御工学，3-2，p.19 (1959)
- 2) Y.J.Kingma：Simulation，p.65 (1968-2)
- 3) 小西・菊地：自動制御，4-11，p.410 (1965-11)
- 4) M.Sakao & E.Ohno：IEEE，MAG-2-2 (1966-6)
- 5) 近藤・中西：第 10 回自動制御連合講演会，208 (1967)
- 6) 小西・菊地：第 7 回自動制御連合講演会，203 (1964)
- 7) 小西・大野・菊地：東北大学電通談話会記録，34- (1965-9)
- 8) 菊地・三浦：昭和 41 電気四学会連大，251 (1966)
- 9) 田所・穴山：第 9 回計測自動制御学会学術講演会，313 (1970-8)
- 10) たとえば，D.L.Lafuze：Magnetic Amplifier Analysis p.2 (1961) John Wiley & Sons, Inc.
- 11) G.H.Barnes, et al.：Digital Applications of Magnetic Devices, p.59 (1960) John Wiley & Sons, Inc.
- 12) 電子回路ハンドブック編集委員会編：電子回路ハンドブック，p.537 (1963)
- 13) たとえば，Millman：Pulse Digital and Switching Waveforms, p.343 (1965) McGraw-Hill.
- 14) 田所・小西・菊地：昭和 44 電気四学会連大，3340 (1969)
- 15) 田所：昭和 44 電気関係東北支部連大，3B-2 (1969)
- 16) 田所：計測自動制御東北支部第 31 回研究集会 (1970-11)

□ 付 録——記 号 表 □

E : 電圧パルスの高さ [V], E_{in} : PWM の入力電圧 [V], E_{ws} , E_{rs} , E_{prs} : 書き込み, 読み出しおよびプリセット回路の電源電圧 [V], $\bar{E}_w$, $\bar{E}_r$, $\bar{E}_{pr}$: 書き込み, 読み出しおよびプリセット時に磁心にかかる平均電圧 [V], e_{w0} , e_{r0} : 書き込みおよび読み出し回路の電圧電流特性を線形近似したときの不感帯電圧 [V], $\bar{I}_w$, $\bar{I}_r$: 書き込みおよび読み出し時の平均励磁電流 [A], k_a : 加算器の電圧変換係数 [1/s], k_f : もどり磁束量の T_{in} に対する傾き [Wb/s], k_p : PWM のパルス幅変換係数 [s/V], N : 巻回数 N_{ad} : [T], N_w を変える利得調整用巻線, N_w , N_r , N_{pr} , N_0 : 書き込み, 読み出し, プリセットおよび出力巻線の巻回数 [T], N_{wb} , N_{rb} : PWM の書き込みおよび読み出しのベース回路の巻線, r_w , r_r : 書き込みおよび読み出し回

路の電圧電流特性を線形近似したときの抵抗 [Ω], R_{pr} : $\bar{E}_{pr}$ を変える零点調整用抵抗 [Ω], T : パルス幅, T_s : サンプリング周期 [s], T_p : PWM の書き込みパルス幅 [s], T_r : 読み出しパルス幅 [s], T_{in} : 入力パルス幅 [s], T_{out} , $T_{out'}$: 出力パルス幅およびプリセット方式の補正される前の出力パルス幅 [s], T_{pr} , T_c : プリセットおよび補正パルス幅 [s], T_{ra} : 遅延回路の出力回路のトランジスタ, V_a : 係数 a に相当する電圧 [V], V_{in} : 絶対値回路の入力電圧 [V], V_p : 極性出力電圧 [V], V_0 : 加算器の出力電圧 [V], Φ_T : 磁束量 [Wb], Φ_m : 飽和磁束量 [Wb], $\Phi_{r.s}$: 残留磁束量 [Wb], Φ_w , Φ_r , Φ_{pr} : 書き込み, 読み出しおよびプリセット磁束量 [Wb], Φ_f , $\Phi_{f.pr}$: もどり磁束量およびプリセットによるもどり磁束量 [Wb].