磁気遅延素子を利用したディジタルフィルタ†

田 所 嘉 昭・樋 口 龍 雄・穴 山 武

東北大学工学部 仙台市荒巻字青葉

(昭和 47 年 8 月 3 日 受付)

Practical Realization of Digital Filters Using Magnetic Delay Elements

Yoshiaki TADOKORO, Tatuo HIGUCHI and Takeshi ANAYAMA

(Faculty of Engineering, Tohoku University, Sendai)

(Received August 3, 1972)

Many digital filters for process control systems are used in low frequencies. These are not required to be very accurate, but only simple and handy. This paper describes a method for the construction of a digital filter suitable for an on-line process control environment. Magnetic elements are used as delay elements, which are the basic components of digital filters. The most important advantage of the magnetic delay element is the very long delay operation which is possible. This allows filters for very low frequencies to be constructed easily, with a great reduction in size as compared to that of analogue filters. And also, the magnetic delay element has high reliability in a wide range of environmental conditions, and is capable of isolating the input circuits from the output circuits.

As an example, the first-order low pass filters are constructed by the impulse invariant way and the bilinear transformation. The characteristics of these filters are examined. Consequently, it is clear that the errors arising from elements are about 0.3%, and these amplitude characteristics agree approximately with calculated results. In addition, the filter characteristics can readily be altered merely by changing the value of the coefficient or the sampling frequency.

1. ま え が き

ディジタルフィルタはアナログフィルタに比べ、フィルタ特性の柔軟性、急峻な周波数特性でも安定に実現できること、インピーダンス整合の問題がないなど多くの特長を有し、情報処理用あるいは制御用として各方面で興味がもたれている。またその研究の進展もめざましいものがあり^{1)~4)}、さらに多くの分野でディジタル化、サンプリング化が進んでいる現在、このディジタルフィルタはますます注目されてくると思われる。

従来報告されているその構成法は、電子計算機によるものがほとんどである。これは高精度のディジタルフィルタを構成することができる反面、現状では設備費用が高いことやオンライン動作などに関して問題が

あり^{5),6)}、そのハードウェア化に対する研究が盛んに行なわれている^{1),2),4),5)}。そのさい、ディジタルフィルタはその動作上、低周波側での制限がないため、特に抵抗やコンデンサなどの受動素子より構成されるアナログフィルタにおいては、大きなコンデンサの値を必要とする低周波領域で有効であることが指摘されている⁵⁾。その構成法としては、ディジタルフィルタの動作を表わす差分方程式の計算を、ディジタルで行なう方式とアナログで行なう方式に大別される⁷⁾。前者はディジタル計算を行なうため AD-DA 変換器を必要とし、その精度は計算の桁数を多くとることにより高めることが可能である。後者は入力のアナログ量のパルス列をそのまま使って計算が行なわれるため、その構成は非常に簡単になる。精度は使用する遅延、乗算、加算などのアナログ素子によって原理的におさえられる。この両方式を 0.1~1% 程度の精度で比較すると、

† 第 11 回計測自動制御学会学術講演会で発表 (昭 47・8)

アナログ方式が構成が簡単でオンライン動作が容易になると思われる。それゆえ一般にそれほど精度を必要とせず、むしろ手軽さが要求される制御用デジタルフィルタとしてはアナログ方式が適している。なお遅延素子の伝達誤差がフィルタにおよぼす影響については文献 8) で述べられている。このアナログ方式で構成されたフィルタとしては、コンデンサと演算増幅器より構成される遅延素子を基本としたものがすでに報告されている。この遅延素子はコンデンサの漏れ電荷のため長時間遅延に適さず、低周波領域のフィルタ構成要素としては問題があることが指摘されている^{9), 10)}。

著者らがこれまで研究してきた磁気遅延素子は、特に長時間遅延に適し、入出力端子の相互絶縁がとれるため回路構成が簡単になる特長がある¹¹⁾。そのためこの磁気遅延素子は、低周波領域の制御用デジタルフィルタの基本構成要素として適しているとともに、このフィルタを簡単に構成する可能性を有していることが期待できる。

本研究はこのような観点の下に行なわれたもので、もっとも基本となる 1 次のデジタルフィルタを Impulse Invariance と Bilinear 法¹⁾ によって設計し、磁気遅延素子を用いて構成した。その結果、構成が簡単であること、構成要素の誤差は $\pm 0.3\%$ でその周波数特性もほぼ計算値に一致することを確認した。特にシャ断周波数が約 $200 \mu\text{Hz}$ の超低周波のフィルタにおいても安定に動作することが明らかになった。

2. デジタルフィルタの構成要素

デジタルフィルタに必要な構成要素は、遅延素子、乗算器、加算器の 3 つの要素である。そのうちもっとも基本となるのが遅延素子である。ここではこの遅延素子に磁気アナログ遅延素子を使用する。以下、その各構成要素がどのように構成されるかについて述べる。なお、全体の構成をできるだけ簡単にするため、遅延素子で構成されるシフトレジスタの部分にバイアス分を加えて、遅延素子を単極性とした。

2.1 遅延素子

磁心を利用した遅延素子を構成するとき、Fig. 1 に

Fig. 1 Delay of pulse width

示すようにサンプリングされたアナログ信号を、いったんパルス幅変換器 (PWM) でパルス幅にし、そのパルス幅となった信号を遅延させる方式が簡単で他の回路を制御するにも都合がよい。遅延素子の原理を Fig. 2 に示す。いま図に示すヒステリシス上の正の飽和磁束レベル A を基準にしてこの動作を考える。書き込み回路を信号パルス幅 T_i の期間だけ導通させると、磁束レベルは基準の A 点より $(E_w/N_w) \cdot T_i$ だけ変化し B 点に移る。すなわち B 点に信号が書き込まれ

Fig. 2 Principle of magnetic delay element

たことになる。この磁束レベルは外部より磁束変化を起こすような作用を受けない限り、磁心の記憶特性により原理的に半永久に保持される。このことが磁心を利用した磁気遅延素子が長時間遅延に適している理由である。遅延時間たったのち読み出し回路を導通させ、もとの A 点のほうに信号を読み出す。このさい読み出し回路の電源 E_r 、巻回数 N_r をそれぞれ書き込み回路の電源 E_w 、巻回数 N_w に等しくしておけば、読み出し時の誘起電圧のパルス幅 T_0 が入力信号 T_i に等しくなる。実際の回路を Fig. 3 に示す。電源には

Fig. 3 Circuit of magnetic delay element

パルス電源を使用し、雑音などにより回路が誤動作することを防止している。また読み出し回路には正帰還をかけて波形の立上りと立下りをよくしている。

いっぽう、パルス幅変換器も磁心を利用して構成することができる。その原理はほぼ Fig. 2 の遅延素子の原理と同じである。ただし、この場合は書き込み回路を閉じる期間を一定とし、書き込み回路の電源が入力信号電圧となる。

2.2 乗算器

遅延されてくる信号に重みをかける乗算器の回路を Fig. 4 に示す。すなわち遅延素子の出力信号のパルス幅 T_0 と係数 a_n などに相当する電圧 V_a との乗算を行ない、信号をパルス面積 $V_a \cdot T_0$ (volt $\times$ sec) とする。このように遅延素子の信号をパルス幅としたため乗算器が簡単になった。なおこの乗算器のところで遅延素子を単極性にするために入れたバイアス分が、バイアス分に相当するパルス幅 T_B によって除かれる。また 4 象限乗算は係数の符号により、トランジスタ Q_1, Q_2 を導通させる T_0' と T_B なるパルスを切り替えて行なわれる。

2.3 加算器

加算器としては、演算増幅器を使用して Fig. 5 に

Fig. 4 Multiplier

Fig. 5 Adder using operational amplifier

示すように加算積分器を構成した。ここではサンブラ、乗算器からのパルス面積の信号を加算積分し、その値を次の入力信号が入るまでホールドする。そして入力信号が入る直前にリセット回路によってリセットされる。なお加算動作が終了した直後にその結果はサンプリングされて、フィルタの計算に使用される。そのときのサンブラ回路としては Fig. 6 に示す回路を使用した。

Fig. 6 Sampler circuit

3. 1 次のデジタルフィルタの 具体的構成法

ここでは1次のデジタルフィルタを例にとって、Impulse Invariance と Bilinear 法によってフィルタを設計し、その具体的構成法を述べる。2 次以上の構成はこれに遅延素子と乗算器を増加させていけばよい。

Impulse Invariance 法によるデジタルフィルタは、アナログフィルタの伝達関数を標準 Z 変換することにより (1) 式によって与えられる。

$$H(s) = \frac{\omega_c}{s + \omega_c} \rightarrow H(Z) = \frac{\omega_c}{1 - e^{-\omega_c T_s} Z^{-1}} = \frac{\omega_c}{1 - b_1 Z^{-1}} \quad (1)$$

ただし、

$$b_1 = e^{-\omega_c T_s} \quad (2)$$

(1) 式は Fig. 7 のブロック線図で構成され、その振幅特性は (3) 式で表わされる。

 Fig. 7 Block diagram of $\omega_c/(1-b_1Z^{-1})$

$$|H(e^{j\omega T_s})| = \left| \frac{\omega_c}{1 - b_1 e^{-j\omega T_s}} \right| = \frac{\omega_c}{\sqrt{1 + b_1^2 - 2b_1 \cos \omega T_s}} \quad (3)$$

いっぽう、Bilinear 法によるデジタルフィルタは、連続系の伝達関数より (4), (5) 式の関係を使って求められ (6) 式で表わされる。

$$\nu_c = \tan(\omega_c T_s/2) \quad (4)$$

$$S = (Z-1)/(Z+1) \quad (5)$$

$$H(s) = \frac{\omega_c}{S + \omega_c} \rightarrow H'(s) = \frac{\nu_c}{S + \nu_c} \rightarrow H(Z) = \frac{\nu_c}{\frac{Z-1}{Z+1} + \nu_c} = \beta \frac{1+Z^{-1}}{1-b_1 Z^{-1}} \quad (6)$$

ただし、

$$\beta = \nu_c/(1+\nu_c), \quad b_1 = (1-2\beta) \quad (7)$$

(6) 式は Fig. 8 のブロック線図で構成され、その振幅特性は (8) 式で示される。

 Fig. 8 Block diagram of $\beta(1+Z^{-1})/(1-b_1Z^{-1})$

$$|H(e^{j\omega T_s})| = \beta \left| \frac{1 + e^{-j\omega T_s}}{1 - b_1 e^{-j\omega T_s}} \right| = \beta \sqrt{\frac{2(1 + \cos \omega T_s)}{1 + b_1^2 - 2b_1 \cos \omega T_s}} \quad (8)$$

2. で述べた構成要素を用いた1次のデジタルフィルタの全体の構成図を Fig. 9 に示す。この図におい

Fig. 9 Block diagram of first-order digital filter using magnetic delay element

て係数 a_1, b_1 の値を適当に選ぶことによって, Fig. 7, Fig. 8 のフィルタが実現できる. サンプラ I, II には両極性の Fig. 6 に示す回路を使用し, 遅延素子のほうを単極性にするため, PWM の前段にバイアス電圧 V_B を入れてある. 前述したように, このバイアス分は乗算器のところで T_B なるパルスによって除かれる. またこのバイアス分で遅延素子, PWM などの特性の不感帯部分の影響も除かれる. 加算器はホールド回路の役目もかねる.

荷重係数 a_1, b_1 に相当する係数電圧 V_a, V_b の設定は, この装置においては (9), (10) 式によって決められる.

$$b_1 = (T_0 V_b k_{aI} k_p) / T_0 \rightarrow V_b = b_1 / (k_{aI} k_p) \quad (9)$$

$$a_1 = (V_0 k_p V_a) / (T_{s2} V_0) \rightarrow V_a = (a_1 T_{s2}) / k_p \quad (10)$$

ただし, k_{aI} : 加算器 I の変換係数, k_p : PWM の変換係数, T_{s2} : サンプラ II の導通期間

この装置は Fig. 10 に示す A, ~, E の 5 つのパル

Fig. 10 Time chart for operation of Fig. 9

スによって動かされる. まず A のパルスで加算器 I, II にホールドされている電圧がリセットされる. 次に B のパルスでサンプラ I が働き, 入力信号 $x(t)$ がサンプリングされて $x(t) T_{s1}$ なるパルス面積になる. いっぽう, C のパルスによって遅延素子から読み出された T_0' なるパルス幅は, バイアス分を除く D のパルスによって差し引かれ信号パルス幅 T_0 となる. この信号に係数 b_1 のかかった $V_b T_0$ なるパルス面積と入力サンプラからの $x(t) T_{s1}$ なるパルス面積が加算器 I により加算される. その結果は PWM の入力とサンプラ II の入力となる. そして E のパルスによってサンプラ II と PWM のサンプラが導通する. 加算器 II では, このサンプラ II による $V_0 T_{s2}$ と乗算器からの $V_a T_0$ なるパルス面積が加算されて出力信号となる. 計算に必要な時間は Fig. 10 からわかるように (11) 式で表わされる.

$$T_{cal} = T_{rs} + T_r + T_{s2} \quad (11)$$

サンプリング周期 T_s の T_{cal} 以外の期間には, 信号はその記憶特性が半永久的である磁気遅延素子に記憶されている. そのため T_s を大きくしてもその計算の精度には影響を与えない.

4. 実験結果

実験は遅延素子, PWM に Table 1 に示す特性の磁心を使用し, Table 2 に示す回路条件のもとに室温で行なった.

Table 1
Property of Mn-Mg Ferrite core*

items	values
ϕ_m	1.8 μ Wb
ϕ_m / ϕ (10AT)	95.7%
H_c	91.9 AT/m

* core size (11 $\times$ 8 $\times$ 4) mm

Table 2 Experimental conditions

items	values	items	values
T_{rs}	91 μ s	N_w, N_r	100 turns
T_{s1}	63 μ s	V_B	5.1 V
T_r	350 μ s	k_{aI}	$1.01 \times 10^4 \text{ s}^{-1}$
T_{s2}	25 μ s	k_{aII}	$2.02 \times 10^4 \text{ s}^{-1}$
T_B	144 μ s	k_p	25.8 μ s/V
E_w, E_r	1.2 V		

1. で述べたように, デジタルフィルタの動作を表わす差分方程式をアナログ計算することにより実現されたデジタルフィルタの精度は, 構成要素の精度で原理的におさえられる. そして, その各構成要素の精度が全体のフィルタ特性におよぼす影響についての具体的検討は重要な問題であるが, これについては稿を改めて報告することにし, ここでは前述した 3 つの構成要素の精度と, それによって構成されたフィルタの振幅特性がどの程度計算に一致するかを示すにとどめる.

4.1 構成要素の誤差と装置の負荷特性

2. で述べた構成要素の精度を調べるため, Fig. 7, Fig. 8 のフィルタが構成されるときのように各構成要素を直列に接続して, その誤差を測定した. 測定系のブロック線図と測定条件を Fig. 11 に示す. Fig. 12 は係数電圧 V_b を 7 V とし, 乗算器への入力パル

Fig. 11 Measurement circuit for element accuracy

Fig. 12 Measurement result of Fig. 11

ス幅 T_i と遅延素子の出力パルス幅 T_0 との関係を測定した結果の一例である. 入力パルス幅 80 μ s と 237 μ s より求めた計算式に対する誤差は約 $\pm 0.3\%$ である. V_b が 3 V, 5 V の場合も同様な精度を示した. また T_i を一定とし V_b を変化させたときの V_b と T_0 の関係も上記の精度内におさまった.

Fig. 13 は Fig. 9 に示した装置の出力電圧と負荷電流との関係を示す. これはこのフィルタを縦続接続するときや, 他の回路と接続するとき問題になることである. C, R などより構成されるアナログフィルタの場合は, このインピーダンス整合が大きな問題となっている. 本実験の方式では, この負荷電流は加算器

Fig. 13 Output voltages versus load currents

として使用した演算増幅器の負荷特性によって決まり、現在の装置では約 20 mA までとることができる。

4.2 Impulse Invariance 法によるフィルタ

Fig. 9 において $a_1=0$ とすると Fig. 7 で示したデジタルフィルタが実現できる。(2) 式からわかるように係数 b_1 およびサンプリング周期 T_s を変化させることによって、このフィルタのシャ断周波数 f_c が変化できる。Fig. 14 は T_s を一定として b_1 を変化した場合、Fig. 15 は b_1 を一定として T_s を

Fig. 14 Magnitude versus frequency of $\omega_c/(1-b_1Z^{-1})$

Fig. 15 Step responses of $\omega_c/(1-b_1Z^{-1})$

変えた場合である。Fig. 14 の振幅特性は $T_s=1$ s として、出力を記録計にえがかせて測定を行なった。実線が実験値で点線が (3) 式から求まる計算値である。ほぼ計算値とあっていることがわかる。同図においてサンプリング定理を満足しない 0.5 Hz 以上の周波数に対して、再び振幅が大きくなってくるのは aliasing 効果⁷⁾ のためである。これはデジタルフィルタの前にローパスのアナログフィルタを入れることによって除かれる。

Fig. 15 は $b_1=0.93$ とし、 T_s を変えてこのフィルタのステップ応答をとったものである。この図より理解されるように T_s を大きくすることにより、シャ断周波数の非常に低いフィルタが実現できる。たとえば

$T_s=50$ s とするとシャ断周波数は約 200 μ Hz となる。このシャ断周波数をアナログフィルタで実現するとなると、1 M Ω の抵抗 (アナログフィルタでは他の回路との接続の関係上、この抵抗をあまり大きくすることができない) を使用したときでさえ、約 1000 μ F と非常に大きなコンデンサの値が必要になる。このことは低周波領域でのデジタルフィルタの有効性を示している。

Fig. 16 は 0.01 Hz の信号に同じ振幅の 29 Hz の

Fig. 16 Filter effect of digital filter.
 $\omega_c/(1-0.7Z^{-1})$

雑音のつた波形を、Fig. 7 で $f_c=0.06$ Hz のフィルタを実現して雑音を除いた結果である。

4.3 Bilinear 法によるフィルタ

この場合の振幅特性は (8) 式からもわかるように、 $2\pi f \cdot T_s = \pi$ で振幅が零になる。それゆえたとえサンプリング周波数 f_s を 100 Hz にえらべば、 $f=50$ Hz のとき振幅は零になる。測定系などでよく起る問題である商用周波数 50 Hz が雑音としてはいつてしまうような場合、このフィルタを使用すれば 50 Hz を除くことができる。そこでここでは $f_s=100$ Hz とした場合を例にして実験結果を示す。

Fig. 9 において $a_1=1$ にすると Fig. 8 のフィルタが実現できる。 $f_s=100$ Hz として係数 b_1 により f_c を変化させて振幅特性をとった結果を Fig. 17 に示

Fig. 17 Magnitude versus frequency of $\beta(1+Z^{-1})/(1-b_1Z^{-1})$

す。測定はシンクロスコープ上で行なった。Fig. 14 と同様、計算値とよい一致を示している。なお $b_1=0$ の場合、このフィルタは帰還系を有さない nonrecursive 形を示す。他の場合は帰還系を有する recursive 形である。

Fig. 18(a) は振幅 2 V、1 Hz の信号に振幅 3 V、

Fig. 18 Comparison between analog filter and digital filter having same cut-off frequency 10 Hz

50 Hz の雑音ののった波形を表わす。これを Fig. 17 (d) に示す $f_c=10$ Hz の 1 次のアナログフィルタにかけた場合と、同じ f_c をもつ Fig. 17(c) の 1 次のデジタルフィルタにかけた場合の出力波形をそれぞれ Fig. 18(b), (c) に示す。この図より明らかに、デジタルフィルタにおいては 50 Hz がほぼ完全に除かれていることがわかる。

5. ま と め

制御用のデジタルフィルタとして、磁気遅延素子を用いて 1 次のデジタルフィルタを構成し、その特性を検討した。

その結果、構成要素の誤差は約 $\pm 0.3\%$ であり、そのフィルタの振幅特性もほぼ計算値に一致した。特に

アナログフィルタでは大きなコンデンサの値を必要とするので問題とされている低周波領域においても、磁気遅延素子の特性上、安定に動作することが確かめられた。そしてこの構成法は簡単であり制御用のデジタルフィルタとして、手軽にオンライン動作させて使用されることが期待できる。

なおこのフィルタの総合誤差の評価は、回路構成上原理的に生ずる誤差と具体的な構成に起因して生ずる誤差との検討ののちになされるべきで、この点に関しては今後検討していきたい。

参 考 文 献

- 1) C.M.Rader & B.Gold: Digital Filter Design Techniques in the Frequency Domain, Proc. IEEE, **55**-2, 149/171 (1967)
- 2) L.B. Jackson et al.: An Approach to Implementation of Digital Filters, IEE Trans. **AU-16**-3, 413/421 (1968)
- 3) "Special Issue on Digital Filtering" IEEE Trans., **AU-18**-2 (1970)
- 4) L.R. Rabiner: Recursive and Nonrecursive Realizations of Digital Filters Designed by Frequency Sampling Techniques, IEEE Trans. **AU-19**-3, 200/207 (1971)
- 5) B. Gold, C. M. Rader: Digital Processing of Signals, McGraw Hill (1969)
- 6) 伊達: デジタルフィルタ技術の可能性と問題点, NHK 技術研月報, 14, 4-5, (1971)
- 7) D. J. Nowak, P. E. Schmid: Introduction to Digital Filters, IEEE Trans., **EMC-10**-2, 210/219 (1968)
- 8) 二宮: サンプル値フィルタの誤差について, 電子通信学会論文誌, **54-A**-12, 663/670 (1971)
- 9) W. Kuntz: A New Sample-and-hold Device and Its Application to the Realization of Digital Filters, Proc. IEEE, **56**, 11, 2092/2093 (1968)
- 10) G. S. F. Orsten: An Analog Shift Register, The Review of Scientific Instruments, **41**-7, 957/959 (1970)
- 11) 田所・穴山: プリセット方式を用いた磁気アナログシフトレジスタ, 計測自動制御学会論文集, **8**-4, 431/439 (1972)