最先端半導体表面洗浄の課題と展望

服 部 毅*

服部コンサルティング・インターナショナル ☎ 253-0061 神奈川県茅ヶ崎市南湖 5-17-82

(2017 年 10 月 10 日受付；2017 年 12 月 9 日掲載決定)

Most Advanced Semiconductor Surface Cleaning : Current Problems and Future Prospects

Takeshi HATTORI*

Hattori Consulting International, 5-17-82, Nango, Chigasaki, Kanagawa, 253-0061 Japan

(Received October 10, 2017 ; Accepted December 9, 2017)

With semiconductor-device geometry shrinking and becoming more complex, conventional aqueous cleaning/drying of semiconductor surfaces tends to collapse high-aspect-ratio nano-structures due to the surface tension of rinsing water. This is one of the most significant problems in leading-edge semiconductor manufacturing. Some current problems in the most advanced semiconductor surface cleaning and several possible solutions to overcome the shortcomings of water-based cleaning will be described and discussed with special emphasis on non-aqueous or dry wafer-surface cleaning technologies to prevent the pattern collapse problem. While semiconductor device geometry will scale down to 5-nm and below in the near future, completely different materials and device structures will be introduced in the semiconductor-device manufacturing. Larger diameter (450-mm) silicon wafers will also be employed in the future. There will be more research challenges and opportunities in developing innovative semiconductor surface cleaning and conditioning technologies for these future applications.

KEYWORDS : semiconductor, surface cleaning, pattern collapse, dry cleaning, 450 mm wafer

1. は じ め に

現在、スマートフォン最新機種に搭載されているアプリケーション・プロセッサは、10 nm プロセスで製造されている¹⁾。今年（2018 年）中には、いよいよ念願の EUV（Extreme Ultraviolet：極端紫外線）リソグラフィの量産導入が実現し、10 nm の壁を乗り越えて 7 nm プロセスを採用した最先端ロジックデバイスの生産がはじまるだろう¹⁾。

従来は、加工寸法の微細化は、単に比例縮小（Scaling）することを意味したが、最近では微細化するとかえって電気的特性が劣化してしまうようになり、これを補うために、デバイス構造を変え、構成材料を替えて、微細化による性能向上・低消費電力化、さらにはトランジスタ当たりの製造コスト低減を継続させている。

デバイス構造の微細化、回路パターンの高密度化・高

集積化、配線の多層化が進むにつれて、製造プロセスも複雑になり、工程数も増え続けている。

一方では、更なる微細化を回避するため、集積回路を垂直積層する 3 次元化の検討も行われ、すでに、64 層 3 次元 NAND フラッシュメモリが市販され²⁾、100 層を超える構造も開発されている。一方、微細化による製造コスト高騰を吸収するため、Si 基板を従来の 300 mm から 450 mm へと大口径化する検討も行われてきたが、先進企業は、現在、300 mm での超微細化を優先させている。

今までは、汚染の可能性のある材料を製造ラインへ導入することは極力避けて来られた。しかし、デバイスの微細化・高性能化を継続させるために、周期律表中のすべての元素を検討対象とし、かつては重大な汚染源として忌み嫌われていた重金属（Cu, Co, Ni, Pt など）や、余りなじみのない元素（Hf, Ru, La, Zr など）も今や使わざるを得なくなっている。

BEOL（Back End of Line、配線工程）への多層 Cu 配

*E-mail : hattori@alumni.stanford.edu

線/Low-k（低比誘電率）層間絶縁膜の導入に続いて、FEOL（Front End of Line、トランジスタ形成工程）でも High-k（高比誘電率）ゲート絶縁膜/メタルゲートや3次元 MOS トランジスタである Fin FET（Field Effect Transistor）構造が導入された。

このため、異種の新金属材料やそれを用いたプロセス自体が重大な汚染発生源となっている。半導体製造現場では、パーティクル（異物微粒子）や金属不純物、有機物などの微小（微量）な汚染物質が、半導体製品の歩留まりや信頼性にますます大きな影響を及ぼすようになっている^{3~6)}。

このため、ウェーハ表裏両面、さらにはウェーハエッジ/ベベル（端面および周辺の傾斜部）からこれらの染物物質を除去するための洗浄工程が、歩留まり・信頼性を左右する重要な工程として半導体製造プロセス中に繰り返し登場している^{3~6)}。

LSIの微細化が急速に進む中で、比較的アスペクト比の高いフォトレジストや回路パターンなどの脆弱な微細構造が洗浄・乾燥時に倒壊してしまう現象がしばしば見受けられるようになってきた^{3~6)}。リンス液（主に純水）の表面張力による毛管力に微細構造が耐え切れなくなってしまったからである。このようなトラブルが、先端半導体製造において大きな問題として顕在化している。

本稿では、このようなウェット洗浄によるパターン倒壊の現状の課題、および解決策を概観し、非水洗浄の中でも特に、真空技術に関連あるドライ洗浄に重点を置いて解説する。次に、将来展望として、超微細化や Si ウェーハ大口径化にともなう洗浄について考察する。なお、デバイス微細化に伴い、純水はパターン倒壊以外にも様々な問題を抱えているが、顕在化しつつある先端半導体製造における純水の問題点とその対策については、参考文献5)を、全般的な先端半導体表面洗浄技術については以前「表面技術」誌に執筆した解説記事⁶⁾を参照されたい。

2. 洗浄による回路パターンの倒壊

LSIの回路パターンが微細化するにつれて、ウェット洗浄時の Si 基板表面のエッチングや絶縁膜の膜減りなどの、いわゆるマテリアルロスがデバイス特性に多大な影響を及ぼすようになってきた。洗浄による基板表面のマイクロラフネスの増加も同様である^{7, 8)}。いずれも微細化により顕在化してきた問題であるが、これらに対処するため、薬液は希釈化/低温化の方向にある^{3~8)}。薬液の希釈化は、薬液使用量の低減という点で、環境保全上からも望ましい。しかし、希釈化/低温化により汚染除去効率は著しく低下してしまう場合が多い。これをカバ

ーするためにメガソニック（MHz 級の超音波）や2流体ジェット・スプレー（液体とガスとの混相流の高速噴霧）などの物理的補助手段を併用することになるが^{9, 10)}、微細回路パターンへのダメージ（パターン癒着や倒壊、更にはパターン飛散）が生じやすく、微細化と共にプロセス・ウィンドウは狭まる一方で、これらの物理的手段の採用を中止せざるをえないケースが増加している。

純水中にガスを適量溶存させて超音波の音圧を緩和すると同時に洗浄効率を向上させる検討も行われている¹⁰⁾。ダメージ（回路パターン倒壊）の危険を常にはらむメガソニック洗浄や2流体洗浄が超微細化プロセスで再浮上できるか否かは今後の研究の進展次第であろう。

このような外部からの人為的な物理力によるパターン倒壊に加えて、洗浄に使用する薬液やリンス時に使用する純水の表面張力により発生する毛管力によってウェーハ乾燥時にパターン倒壊が製造ラインで頻発するようになった^{3~6)}。MEMS（Micro Electro Mechanical System）分野では以前から知られていた現象である。半導体分野では、初めは、脆弱なフォトレジストのパターン倒壊が問題として取り上げられたが、その後、FEOLのSTI（Shallow Trench Isolation）構造やDRAM（Dynamic Random Access Memory）の円筒状キャパシタ構造でも問題となった。さらに最近になってBEOLの脆弱な多孔質 Low-k 層間絶縁膜ダマシ構造でも顕在化しており、最先端製造ラインでは、新たに導入された3次元トランジスタ（Fin FET）のフィン構造のパターン倒壊が大きな問題となっている（Fig. 1）。

先端ラインでは、純水リンス後に、表面張力が水の約1/3であるイソプロピルアルコール（IPA）を液体のまま吹きかけて乾燥する手法が採用されている。最近ではIPAを昇温して用いることにより、蒸発を速めてパターン倒壊をさらに防止する傾向にある。この手法はウェー

Fig. 1. Cross-sectional SEM images of high aspect-ratio fins of 3D fin FETs : a normal structure (left) and its collapsed feature (right).

Fig. 2. Schematic drawing of two thin lines on a substrate during wafer surface drying after water rinsing.

ターマーク抑止にも有効である。しかし、最近、60～80℃のホットIPAを用いても高アスペクト比回路パターンの倒壊を防ぎきれず、この手法も限界に近づいている。

2.1 パターン倒壊の材料力学的考察

回路パターン倒壊の対策を述べる前に、ここでパターン倒壊をもたらす水の表面張力に起因する毛管力について材料力学的な考察をしておこう¹¹⁾。微細な回路パターンに見立てた2本の柱状構造物を薬液洗浄・純水リンスしたあとに、乾燥していく途中工程ではFig. 2のように、表面張力による毛管力で柱の間の狭い空間にリンス液が残ってしまう状態となる。この場合、リンス液と空気の圧力差に伴う力（毛管力）がリンス液面のみならずラインパターン側面から作用する。すなわち、空気側からラインパターンが押されるようになる。パターン強度がこの毛管力に耐えられなくなるとラインパターンは倒れることになる。この毛管力Pは次式で与えられる。

$$P = P_R - P_A = \frac{2\gamma \cos \theta}{D} \quad (1)$$

ここで P_R 、 P_A はリンス液および空気の圧力、 γ はリンス液の表面張力、 D は回路パターンの幅、 θ はリンス液・パターン境界（メニスカス）での接触角である。この圧力は、パターンに曲げモーメントを生じさせる。そこにかかる最大ストレス（最大曲げ応力） $\sigma_{\max}$ は、次式で与えられる¹¹⁾。

$$\sigma_{\max} = 3P \left(\frac{H}{W} \right)^2 = \frac{6\gamma \cos \theta}{D} \left(\frac{H}{W} \right)^2 \quad (2)$$

ここで、 H 、 W はそれぞれパターンの高さ・横幅である。この $\sigma_{\max}$ が、倒壊ストレス σ_{critical} を越えるとラインパターンは倒壊する。

これをふまえて、パターン倒壊を防ぐ方法を考えてみよう。 $\sigma_{\max}$ をできるだけ小さく（できればゼロに）する方法として、次の4通りが考えられる。

- 1) ラインパターン幅 D を広げる。（これは、微細化に反するので無理である。）
- 2) ラインパターンのアスペクト比（ H/W ）を小さくする。つまり、高さ H を低く、あるいは幅 W を低くする。（これも、微細化に反するので無理である。）
- 3) $\cos \theta$ を小さく、できればゼロにする。（以下の2.2参照）
- 4) リンス液の表面張力 γ を小さく、できればゼロにする。（以下の2.3参照）

2.2 接触角を90°にする方法

式(2)で $\cos \theta = 0$ 、つまり何らかの方法で接触角 θ を90°にできれば、ストレスはゼロになる。リンス液表面をモノレイヤーの有機溶剤で覆って接触角を最小化する方法が提案されている¹²⁾。液体IPAを吹きかける方法に比べて、パターン倒壊を1/10程度に軽減できたと言うが、やはり複雑な微細パターンの倒壊は防ぎきれない¹¹⁾。しかも、有機溶剤を使用するため、有機汚染によるデバイス特性劣化や地球環境への心配もぬぐい去れない。基板を疎水コーティングする方法も同様である。後で有機膜を除去するためウェット洗浄・リンスすれば、パターン倒壊してしまう。

2.3 表面張力をゼロにする方法

物質は、温度と圧力に応じて固体・気体・液体とその姿を変えるが、温度と圧力がある値以上に高めると、気体と液体の特性を併せ持つ超臨界流体（Super Critical Fluid）状態となり、原理的に表面張力が働かなくなる¹¹⁾。したがって、超臨界流体（実用的には、臨界温度・圧力が比較的低く毒性のない二酸化炭素（ CO_2 ））を用いれば、式(2)で $\gamma = 0$ となり、微細パターン倒壊を完全に防止することができる¹¹⁾。超臨界流体乾燥を用いると微細な構造を機械的ストレス（界面張力）を加えることなく乾燥できる。半導体プロセスにおいても、フォトリジストだけではなく、FEOLのSTI構造やCu/Low-kデュアルダマシ構造や次世代デバイスの超微細3次元構造の洗浄・乾燥に向けた研究も行われてきた^{5～8, 11, 13, 14)}。MEMS製造においては、すでに実用化している。

韓国 Samsung Electronics では、1x-nm（20 nm 未満）クラスの最先端DRAMの円柱状キャパシタのアスペクト比が60を超えており、もはや超臨界流体洗浄・乾燥に解がない状態になったため、生産ラインに独自の超

臨界乾燥技術を導入したと伝えられている¹⁵⁾。超臨界流体技術の世界初の半導体量産工場での利用として注目される。半導体プロセスにおける超臨界流体洗浄・乾燥の詳細については、「表面技術」誌に執筆した解説記事14)や成書11)を参照されたい。

3. ドライ洗浄への期待

ウェット洗浄の代わりに、薬液や水を使わないドライ洗浄（ドライクリーニング）を用いれば、パターン倒壊は発生しない。それなら、すぐにでもウェット洗浄がドライ洗浄に置き替わるかという、そう簡単ではない。半導体プロセスはドライ化が進み、現在では多くの工程でウェットエッチングがドライエッチングにおき替わっているが、ドライエッチング工程が増えれば増えるほど、発生する反応副生成物や残渣除去のためにウェット洗浄工程が増えるという皮肉な結果となっている^{3, 4)}。

ドライ洗浄は、これまでウェット洗浄を補完する技術として一部の工程で使われてきたが、ウェット洗浄の本格的なドライ洗浄への転換の見通しはいまだに得られていない。Table 1に、半導体表面の主なドライ洗浄法を示す。

なお、完全なドライな洗浄をガスフェーズ・クリーニング、水蒸気が反応に寄与するかあるいは生成するような厳密にはドライとは言えないような洗浄をベーパーフェーズ・クリーニングといて区別する場合がある。

3.1 ドライ洗浄によるパーティクル除去

ウェット洗浄では、いわゆる RCA SC-1 洗浄（アンモニア/過酸化水素/純水混合液による洗浄）が最もパーティクルを除去できる洗浄として世界中で広く使われている^{3, 4)}。しかし、特定のガスとの化学反応のみで組成不明のパーティクルをすべて除去することは不可能であるし、物理的手法で除去しようとするとパターンダメージが生じやすい。

Table 1. Summary of dry wafer-surface cleaning methods.

Contamination	Semiconductor Surface Dry-Cleaning Method
Particles	Cryogenic aerosol spray (Solid N ₂)
	Gas cluster ion beam irradiation (CO ₂)
	Laser beam irradiation (Femto-sec. laser)
	Nano-probe sweeping/Nano-tweezers pickup
Particles	UV/O ₃ (or UV/O ₂)
	O ₂ plasma
	UV/Cl ₂ (or UV/Cl ₂ /SiCl ₄)
	UV/F ₂ /O ₂
Native Oxide	Volatile organic metal (chelate complex) formation
	HCl oxidation/anneal (at high temperature)
	HF vapor (HF/H ₂ O or HF/Alcohol)
	UV/F ₂ /H ₂
	NF ₃ /H ₂ or NF ₃ /H ₂ O or NF ₃ /NH ₃ /H ₂ plasma
	HF/NH ₃ (at elevated temperature)
	H ₂ anneal (at high temperature)

パーティクル除去のためのドライ洗浄法としては、極低温エアロゾルスプレー法が広く知られている^{3, 4, 8, 16)}。固体二酸化炭素（いわゆるドライアイス）や固体 Ar を用いると回路パターンや MEMS 構造にダメージを与える場合でも、固体 N₂ を用いると粒形をより小さくすることができるため、ダメージを与えず洗浄できる¹⁶⁾。さらに粒径を小さくするために、ガスクラスタイオンビームを用いる方法も研究されている¹⁷⁾。

ウェーハ全面をクリーニングするのではなく、局在するパーティクルだけをピンポイントで除去する方法として、レーザーをウェーハ表面に照射して瞬間的な局所熱膨張によりパーティクルを跳ね飛ばす方法¹⁸⁾や AFM のナノプローブによる掃引、微小な MEMS ピンセットでピックアップする方法などが提案されている^{5~7, 19)}。

3.2 ドライクリーニングによる薄膜状汚染除去

離散したパーティクル以外の金属、有機物、自然酸化膜などの薄膜状汚染物質は、ガスを用いた化学的気相クリーニングで除去することが可能である。ディスプレイ用ガラス基板表面の有機汚染除去に使われている UV/O₃（または O₂）は Si ウェーハにも有効である。金属汚染除去には UV/Cl₂ や UV/F₂/O₂ など紫外線下でガスを用いる方法のほか、有機溶媒を用いて金属不純物を揮発性有機金属（キレート）化する方法、高温で HCl 酸化/アニールする方法などが知られている。

酸化膜除去には、無水 HF ガス/水蒸気（あるいはアルコール蒸気）が広く使われている^{5~8)}。自然酸化膜除去には、リモートプラズマ下で NF₃/NH₃/H₂ 混合ガスを用いる方法が Siconi の名称で知られている。これは、トランジスタの電極の電気抵抗を下げるために Si と Co あるいは Ni などの金属との化合物であるシリサイドを形成する前の Si 表面のドライ洗浄を指す造語である。このほか、NF₃/H₂O や NF₃/H₂ 混合ガスを用いる方法、あるいはプラズマを用いずに昇温 HF/NH₃ を用いる方法、紫外線照射下で F₂/H₂ ガスを用いる方法や高温水素アニールなどの方法があげられる^{3, 4)}。

3.3 ドライ洗浄の長所と問題点

ドライ洗浄、とりわけ反応性ガスを用いた化学的気相クリーニングの長所としては、

- 1) ガスを用いるので、微細な溝や穴への反応種の侵入が容易であり、均質な処理が期待できる
- 2) 薬液や水を用いないので（反応副生成物として H₂O が、回路パターンの溝を埋めるほど大量に発生しない限り）、パターン倒壊の心配がない
- 3) 反応生成物は強制的に排気されるので、汚染の再付着が少ない（バッチ浸漬洗浄に比べて）
- 4) もともとドライなので、乾燥工程が不要で、ウェッ

ト洗浄で問題となるウォーターマークの発生やパターン倒壊の心配がない

- 5) 減圧下のプロセスであれば、クラスターツール内で次の成膜工程との連続処理が容易である
- 6) 液体と比べてガスの使用量が少なく、廃棄物も低減できる

などがあげられる。しかし、化学的気相クリーニング法には、次のような欠点があり、なかなか実用化しない原因となっている。

- 1) 除去対象の汚染物質を揮発性物質に変化させ除去する手法であるため、揮発しない反応副生成物や残渣が生じやすい。これをウェット洗浄で除去するのは容易だが、ドライ洗浄で揮発・除去することは極めて困難である。以前なら無視できた極微量の残渣も、デバイスが微細化するに従い無視できなくなっている
- 2) パーティクルを除去できない。真空装置内でのプラズマ処理では、むしろ多数のパーティクルを発生する場合が少なくない
- 3) プラズマを用いると、基板に対するダメージや2次汚染の心配がある
- 4) 真空装置を用いた減圧下でのドライクリーニング(やドライエッチング)の際に、ガスがウェーハ表面に凝結付着し、後に空気中の水分と徐々に反応してHClやHFなどの蒸気が発生し、集積回路上の金属配線の腐食を引き起こすだけではなく、ウェーハ表面の曇りやパーティクルの原因となる。基板表面から脱離した分子状汚染物質は、近隣のウェーハやFOUP (Front Opening Unified Pod) 内面に付着し、さらに被害を拡大することがある²⁰⁾

ドライ洗浄は、真空技術を利用する場合が多く、今後は真空技術者の協力を得て上述した問題点を克服して、将来、さらに広く活用されるようになることを願っている。

4. 5 nm 未満超微細化にむけた洗浄の課題

Intel は、45 nm プロセスから「40 年ぶりのトランジスタ構成材料の大変革」と称して、永らく慣れ親しんできたSi酸化膜・窒化膜/ポリSiゲート構造からHigh-k(高誘電率)膜/メタルゲート構造に変更し、他社も追随した。22~14 nm 世代からは、長年使用してきたプレーナ構造のトランジスタを3次元Triple-gate Fin FET構造(IntelはTri-gate FETと呼んでいる)に替わった(Fig. 3左)。このように、微細化は、構造や材料を変えることにより、さらに性能を上げながら進行している。本稿の冒頭でも述べたように、先進半導体メーカーは10 nm

Fig. 3. (color online). Schematic drawing and TEM images taken across fins or wires on bulk or SOI substrates for the 3D device architectures; triple-gate fin FETs (left), lateral gate-all-around (GAA) nanowire FETs (middle), and vertical GAA nanowire FETs (right).²¹⁾

プロセスで量産しており、今年は10 nmの壁を破り、7 nm Fin FET プロセスを用いたロジックデバイスが生産開始される見込みである。すでに5 nm デバイスの試作も行われている。5 nm よりもさらに微細化が進んだ世代では、Fin FET から、MOS トランジスタのソース/ドレイン間のチャンネルをゲートが取り巻く構造のゲートオールアラウンド・ナノワイヤ (Gate All Around Nano Wire: GAA-NW) FET に替わらざるを得なくなる(Fig. 3 中央)。なぜなら、ショートチャンネル効果による待機時のリーク電流を抑止し、動作時の電流駆動能力を増すためである。電流駆動能力をさらに高めるためには、ナノワイヤを積層することになる。微細構造上それが無理になったら、ナノワイヤを縦に並べて単位面積当たりのトランジスタ数を増やす方向で対処することになる(Fig. 3 右)²¹⁾。

ベルギーの先端半導体研究機関 IMEC (Interuniversity Microelectronics Centre) が公表している横型および縦型ナノワイヤ FET の暫定的な製作プロセスフローの概略を Table 2 に示す²¹⁾。ここでは、DHF (Dilute HF), Siconi (NF₃/NH₃/H₂ リモートプラズマ雰囲気下でのドライエッチングによる自然酸化膜除去, Table 1 参照), Clean などの文字がみられるが、それ以外の各工程の前に入ると洗剤工程については、すべて記載が省略されている。次の工程に最適な表面状態を提供するための最適な洗剤手法はこれから検討するところだが、材料ロスもパターン倒壊もなく基板表面をクリーン化することは大変挑戦的なテーマである。このプロセスフローは略字だらけわかりにくい、詳しくは本稿著者による解説記

Table 2. Simplified process flows for the fabrication of lateral gate-all-around nanowire FETs (upper) and that of vertical gate-all-around nanowire FETs (lower).

Lateral GAA Nanowire FET
<ul style="list-style-type: none"> -SOI substrate -Si thinning+Fin pattern by I/Is+Anneal (JL only) -Dummy-gate dielectric (SiO₂) deposition -Channels doping -Dummy a-Si dep+CMP+Gate patterning -Extensions I/Is (only for some IM devices) -Spacers+S/D SEG+HDDs I/Is+RTA -CESL+ILD0 deposition/CMP -Dummy-gate removal -Fins release -Gate stack deposition+metal-CMP -S/D silicidation through vias in CESL/ILD0 -CESL+ILD1+W-filled contacts -BEOL process steps
Vertical GAA Nanowire FET
<ul style="list-style-type: none"> -Si (low resistivity) substrate -Doped Si epi growth -Si pillars patterning -Bottom isolation layer formation (SiO₂ liner/SiN) -SiO₂ liner removal → IL SiO₂ by O₃-oxidation -Gate stack (HfO₂/TiN/W) deposition -W-CMP+Metals etch-back (W etch – SOC coating – SOC/W/TiN etch) -SiO₂ liner dep+Gate electrode patterning -Top isolation layer formation (SiO₂ dep → CMP+recess with DHF+Siconi) -Clean+(Ti/TiN liner+W) top electrode dep -Top electrode patterning -ILD+W-filled contacts -BEOL process steps

事²²⁾を参照されたい。

さらには、ある段階から、デバイス動作をもっと高速化するため、チャンネル部分の基板材料も、慣れ親しんだ Si からキャリア移動度の高い Ge や III-V 属化合物半導体 (GaInAs や InP など) へ替わろうとしている。このような Si にかわる基板材料の適切な洗浄手法の開発

も今後の課題である。

一方、3D NAND フラッシュメモリ構造では、上述のピラー構造とは逆に、アスペクト比が大きな深溝を形成しなければならない。均一な深掘りエッチング工程およびその内壁の汚染除去のための洗浄が歩留まり確保の点で難関である。次世代メモリとしては、磁気抵抗メモリ (MRAM)、相変化メモリ (PCRAM)、抵抗変化メモリ (ReRAM)、強誘電体メモリ (FeRAM) などさまざまな不揮発性メモリが同時並行で研究されているが、いずれも、動作原理・構造・材料ともに新規性があり、それらに対応した最適精密洗浄が求められている。

5. Si ウェーハ大口径化に向けた洗浄

世界最先端半導体メーカー 5 社は、量産で使用する Si ウェーハを 300 mm から 450 mm へと大口径化し、面積比で 2.25 倍増加させることにより、半導体チップ当たりのコストダウンを図ろうとして、ニューヨーク州立大学とともに Global 450 Consortium (G450C) を 2012 年に設立し、450 mm 半導体製造装置の評価とプロセス開発を行ってきた。しかし、この間、大口径化に向けて最も熱心に活動していた Intel の PC 向けマイクロプロセッサビジネスが失速してしまい、しかも、各社とも大口径化よりは微細化競争に注力しはじめたため、450 mm 化は時期尚早ということで、G450C も 2016 年末に活動を中止した。

G450C では、450 mm 対応枚葉スピン洗浄装置に関して初期の性能評価結果を公表している²³⁾ので、その概要を紹介する。

300 mm ウェーハ洗浄装置 (量産実績のある実用機) と 450 mm ウェーハ洗浄装置 (試作機) でそれぞれ 3 種類のレシピを用いて洗浄操作を行った際に新たに付着したパーティクル数を **Table 3** に示す²³⁾。300 mm でのパーティクル数を 2.25 倍して面積を同じにして比較すると、450 mm 装置の方がはるかにクリーンであることがわかる。このような操作を行わぬ前のデータでも 450

Table 3. Number of particles on 450 mm wafers added during wet cleaning on a 450 mm wafer alpha cleaning tool compared with a 300 mm wafer mature cleaning tool.²¹⁾

Cleaning Recipe	300 mm mature tool		450 mm alpha tool		
	≥45 nm	×2.25	≥45 nm	≥38 nm	≥28 nm
SC1-SC1NS	8	18	4	6	10
SPM-SC1-SC1NS	18	40	9	11	21
O3-DHF-SC1-SC1NS	14	32	18	33	99

SC1 = NH₄OH/H₂O₂/H₂O Mixture

NS = Nano-spray (atomizing jet spray)

SPM = H₂SO₄/H₂O₂ Mixture

O₃ = Ozonated Water

DHF = Dilute HF

Table 4. Etching rate and micro-roughness after film strip for different films and chemicals on a 450 mm alpha single-wafer spin cleaning tool.²¹⁾

Film	Chemical	Etching Rate (nm/min)	Micro-roughness Ra (nm)
SiO ₂	49% HF	>5000	0.13
	DHF	378	0.12
	HF/HNO ₃	208	1.9
	HF/HNO ₃ /CH ₃ COOH	231	1.3
Si ₃ N ₄	49% HF	513	0.15
	DHF	56	0.12
Poly-Si	HF/HNO ₃	1338	1.7
	HF/HNO ₃ /CH ₃ COOH	1773	1.9

mm の数値は 300 mm の数値と同等以上の良い結果を示している。なお、洗浄の最後に DHF 処理して Si 表面のケミカルオキไซด์を除去し Si の地肌を露出させる、いわゆる HF-last レシピでは良い結果が出ておらず、今後の課題としている。38 nm 未満の微小パーティクル除去も今後の課題としている。

次に、DHF エッチング後のウェーハ面内エッチング深さ均一性は、当初は $\pm 2.5\%$ であったが、マルチノズルの採用で既に $\pm 1.1\%$ にまで改善した。300 mm 実用機($\pm 1.5\%$ 程度)よりも優れた均一性を実現できている²³⁾。

CVD 装置の評価で使用されたウェーハ上の各種被膜を短時間でエッチングして再生利用するために、各種薬液によりエッチングレートとマイクロラフネスを調べた結果 (Table 4) では、Si 酸化膜や窒化膜用には、エッチングレートが大きく、ラフネスの小さな薬液組成を見いだせたが、多結晶 Si については、ラフネスの小さな薬液の開発が課題となっている²³⁾。

450 mm 大口径化対応半導体製造装置が試作され、単結晶成長、ウェーハプロセスともに技術的には可能であることが実証されたが、450 mm ウェーハの実用化は、デバイス微細化が極限に達する 2020 年代へ先送りされる可能性が高い。そのころは、数 nm 以下の超微小回路パターンの倒壊を防止できるマテリアルロスのない洗浄方法が必須で、450 mm ウェーハ世代の大きな課題となるであろう。

6. お わ り に

半導体洗浄技術は、変革期を迎えている。微細化競争激化や EUV リソグラフィの実用化で、予想外のスピードで進む回路パターンの微細化、トランジスタの 3 次元化、さらには GAA ナノワイヤ化、NAND フラッシュメモリの 3 次元積層化、TSV (Through Silicon Via) を用

いた 3 次元実装などに対応するため、新たな洗浄・乾燥手法が求められている。

Si よりもキャリア移動度の大きい III-V 属化合物半導体を Si 基板上に選択エピタキシャル成長する検討も始まっているが、エピタキシー前の表面状態は厳しく制御する必要がある。そのための洗浄技術の確立が急務であり、その表面状態を厳しく制御する必要がある。

2017 年 10 月に米国で開催された第 15 回半導体洗浄科学技術国際シンポジウム (SCST15) でも、半導体製造で今後ますます問題となる「パターン倒壊に関連した諸問題とその対策」と次世代ロジック IC の高速化に採用される予定の「Ge, SiGe, III-V 属半導体の表面コンディショニングとエッチング」が最大のセッションであった。興味のある方は、同シンポジウム全論文集²⁴⁾や会議レビュー記事²⁵⁾を参照されたい。

今後は、汚染除去のための表面洗浄だけではなく、むしろ原子レベルでの最適表面状態制御 (Surface Conditioning) や次の工程への最適表面の提供 (Surface Preparation) がナノデバイスでは重要度を増すであろう。地球環境にする負荷低減も強く求められている。

デバイスメーカー、装置メーカー、薬材メーカー、およびアカデミアの相互協力により、半導体洗浄技術 (むしろ表面状態制御技術と呼ぶべきだろう) の今後の進展が期待される。

文 献

- 1) 服部 毅: 「TSMC が 2 位以下に大差をつけて首位を堅持 - 2017 年のファウンドリランキング」, マイナビニュース, 2017.11.30. (<https://news.mynavi.jp/article/20171130-550195/>) (最終アクセス 2017 年 12 月 6 日)
- 2) 服部 毅: 「2017 年第 3 四半期の NAND 市場はスマホ/サーバの需要増で前四半期比 14.3% 増」, マイナビニュース, 2017.11.28. (<https://news.mynavi.jp/article/20171128-548704/>) (最終アクセス 2017 年 12 月 6 日)
- 3) T. Hattori (ed.): "Ultra Clean Surface Processing of Silicon Wafers," (Springer, Heidelberg/Berlin/New York, 1998).
- 4) 服部 毅編: 新編シリコンウェーハ表面のクリーン化技術 (リアライズ社, 東京, 2000).
- 5) 服部 毅: 空気清浄, **48**(6), 30 (2011).
- 6) 服部 毅: 表面技術, **59**, 526 (2008).
- 7) T. Hattori: ECS J. Solid State Sci. Technol. **3**, N3014 (2014).
- 8) T. Hattori: "Development of Surface Contamination and Cleaning Volume 9", ed. by R. Kohli and K. Mittal (Elsevier, Amsterdam/New York, 2017) p. 1.
- 9) T. Hattori, H. Hirano, T. Osaka and H. Kuniyasu: *IEEE Trans. Semicond. Manuf.* **20**(3), 252 (2007).

- 10) 服部 毅：日本混相流学会誌 **24(1)**, 13 (2010).
- 11) 近藤英一編：“半導体・MEMS のための超臨界流体” (コロナ社, 2012).
- 12) T. Watanabe, T. Toshima, M. Nakamori, K. Egashira, Y. Ido, N. Matsumoto and T. Orii : “Semiconductor Cleaning Science and Technology 13”, ed. by T. Hattori, *ECS Trans.* **58(6)**, 191 (2013).
- 13) H. Chen, S. Verhaverbeke, R. Gouk, K. Leschkies, S. Sun, N. Bekiaris and R. Visser : “Semiconductor Cleaning Science and technology 14”, ed. by T. Hattori, *ECS Trans.* **69(8)**, 119 (2015). **69(8)**, 119 (2015).
- 14) 服部 毅：表面技術 **61**, 578 (2010).
- 15) 服部 毅：マイナビニュース, 2017.3.07 付. (<http://news.mynavi.jp/articles/2017/03/07/semes/>) (最終アクセス 2017 年 12 月 6 日)
- 16) H. Saito, A. Munakata, D. Ichishima, T. Yamanishi, A. Okamoto, K. Saga, H. Kuniyasu and T. Hattori : ECS Proceedings Series, PV2003-26, 289 (Electrochemical Society, U.S.A., 2003).
- 17) K. Dobashi, K. Inai, M. Saito, T. Seki, T. Aoki and J. Matsuo : *IEEE Trans. Semicond. Manuf.* **26**, 328 (2013).
- 18) 服部 毅：産業洗浄, No.10, 26 (2012).
- 19) 服部 毅：“エレクトロニクス洗浄技術” (技術情報協会, 2007) p. 148.
- 20) 服部 毅：月刊 Electronic Journal, 2015 年 2 月号, p. 58.
- 21) A. Veloso : “Semiconductor Cleaning Science and Technology”, ed. by T. Hattori, *ECS Trans.*, **80(2)**, 3 (2017).
- 22) 服部 毅：マイナビニュース, 2016.6.27. (http://news.mynavi.jp/articles/2016/06/27/vlsisymposia2016_imec/) (最終アクセス 2017 年 12 月 6 日)
- 23) B. Yu, F. Ku, C. Taft, A. Laerra, J. Lin, T. Hayashi, A. Morita, K. Arai and H. Naohara : “Semiconductor Cleaning Science and Technology 13”, ed. by T. Hattori, *ECS Trans.* **58(6)**, 87 (2013).
- 24) T. Hattori (ed.) : “Semiconductor Cleaning Science and Technology 15”, *ECS Trans.* **80(2)**, (2017).
- 25) 服部 毅：マイナビニュース, 2016.11.06. (<http://news.mynavi.jp/series/scst15/001/>) (最終アクセス 2017 年 12 月 6 日)