映像情報メディア学会技術報告
Online ISSN : 2424-1970
Print ISSN : 1342-6893
ISSN-L : 1342-6893
23.58
選択された号の論文の17件中1~17を表示しています
  • 原稿種別: 表紙
    p. Cover1-
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
  • 原稿種別: 目次
    p. Toc1-
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
  • 難波 和秀, 永田 真, 森江 隆, 岩田 穆
    原稿種別: 本文
    セッションID: IPU99-67
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    フォールディング技術を用いたパイプライン動作の高速・低電力AD変換器を提案する。従来のフォールディングAD変換器に比べてパイプライン動作により高速化を図り、必要な補間元信号のみを選択することにより回路規模を削減し、低消費電力化を図った。0.35umCMOS技術でAD変換器を設計し、回路シミュレーションにより6bit, 200MS/sの特性を約120mWの消費電力で実現できる見通しを得た。
  • 児玉 浩志, 永田 真, 森江 隆, 岩田 穆
    原稿種別: 本文
    セッションID: IPU99-68
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    ΔΣAD変換器はオーディオ帯などの低周波域で主流となっているが, ビデオ帯への広帯域化は困難であった。VCOを量子化器として用いたΔΣ型AD変換方式により高速化できるので, 広帯域, 低電力化が可能となる。この方式を用いて, 信号帯域5MHz, 変換精度8ビット以上のビデオ帯のAD変換器を0.6umCMOS技術で設計, 試作し, 測定の結果, 信号帯域2.5MHzで48dBのSN比が得られたが, 高調波歪みにより性能劣化した。
  • 野木 昭彦, 藤森 一郎, 杉本 哲郎
    原稿種別: 本文
    セッションID: IPU99-69
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    DVD等のハイエンドアプリケーションをターゲットにした、オーディオ・ステレオD/Aコンバーター(DAC)を開発した。3次ΔΣ、5bit CS-DACの回路構成で、S/N(A)=120dB、THD+N=-100dB(帯域:20Hz-20KHz)の特性を320mWの消費電力で実現した。本稿は、開発にあたってポイントとなったマルチビットΔΣDACのアーキテクチャの最適化及び、アナログ部の低消費電力化について述べる。特に最適化はクロックジッタのDAC特性に与える影響、レイアウト面積、消費電力を考慮して行った。
  • 丹場 裕子, 山木戸 一夫
    原稿種別: 本文
    セッションID: IPU99-70
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    HDDリードチャネル用 CMOS6ビット 500MSample/s フルフラッシュ A/D変換器の開発を行った。高速化を図るため、コンパレータはプリアンプを前段に設けた直流結合とし、コンパレータごとにオフセットキャリブレーション機能を設けることにより、オフセットを低減した。さらに、入力リセット付きプッシュプル・カスコード型を採用し、高速動作時の分解能を向上した。また、高周波信号の入力に対する特性劣化を防ぐため、T/H回路を採用した。T/H回路は、分配ホールド容量方式により、消費電力の増加を最小限に抑えることができた。0.4μmCMOSプロセスで試作し、500MSample/s、125MHz信号入力時に有効ビット5.5bitの性能を得た。
  • 源代 裕治
    原稿種別: 本文
    セッションID: IPU99-71
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    PRMLが記録メディアに実用化されて、ほぼ10年になる。その使用経験の蓄積に伴い、多数の論文が報告されている。他方、その理論的基礎をきちんと解説した文献は意外に少ない。そこで本講演では、その点を明確にすることを目的とする。まず、信号のナイキスト等化を時間領域で説明した後、入出力信号のモデルを提示し、理想等化器の周波数特性を示す。PR等化はナイキスト等化の拡張である。MLに関しては、最尤規範と誤差パワー最小規範の関係を述べ、ビタビアルゴリズムを説明する。その後、等化器回路及びクロックリカバリPLLの構成手法に触れる。
  • 羽生 貴弘, 亀山 充隆
    原稿種別: 本文
    セッションID: IPU99-72
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    ディープサブミクロンVLSIにおいて、クロックスキューなど配線量の増大にに起因する性能劣化を解決する一手法として、非同期データ通信方式が知られている。本稿ではまず、モジュール間で多値データ転送を休止相(スペーサ)のない2線ハンドシェイク通信方式で行える、新しい多値非同期通信方式を提案する。すなわち、R値相補信号対を活用して、信号対の和が一定値であるときを「正してデータ」であると定義することにより、クロックのないデータ転送制御を可能にしている。また、奇数相と偶数相でそれぞれ2種類の相補信号(2色相補信号)を設定することにより、休止相なしで常に有効データのみ転送できることとなる。さらに、提案する2色2線符号化に基づく多値ハンドシェイク通信用制御回路が、電流モード多値集積回路により容易に構成できることを明らかにする。
  • 古田 雅則, 川人 祥二, 田所 嘉昭, 岡田 博之
    原稿種別: 本文
    セッションID: IPU99-73
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    現在一般に普及しているカメラとして単板式イメージセンサがある.ホワイトバランスなどのカメラ信号処理はディジタル処理により行なわれる傾向にあるが, イメージセンサに生じているRGBの感度差によりA/D変換器のフルレンジを利用できないため, 出力のS/Nが不十分とされている.この問題に対して, 著者らは10bitの設定精度を有し, アナログ領域においてホワイトバランスを行なうゲインコントロールアンプ(GCA)を提案する.回路の設計を行ない, 計算機によるシミュレーションを行なった結果, 電源電圧3.3[V], 消費電力約119[mW]で画素周波数最大20MHzに対し動作可能であることがわかった.
  • 宮長 晃一, 佐々木 守
    原稿種別: 本文
    セッションID: IPU99-74
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    近年の磁気記憶装置等は高密度化が進み, 高速処理が求められている.本稿では, 磁気記憶装置等の高速ベースバンドディジタル伝送系の波形等化への応用を目的に、連続時間トランスバーサルフィルタの電流モードによるCOMS-IC化について報告する。基本ブロックとなるアナログ遅延回路の一構成法を示し, その遅延量を正確にロックできる多重PLL方式を提案する。遅延回路の構成素子の一つである積分器においては, 寄生コンダクタンスによるDCゲインの低下を緩和する回路設計により, 60dB以上のDCゲインを実現している.遅延回路は, 積分器, 電流ミラー及びOTAから構成され, 3次の伝達関数により, 0〜50MHzの帯域において遅延量5nsの定遅延特性が実現されている.その際の消費電力は4.3mW, チップ占有面積は0.03mm^2である.プロセスは1.48μm n-well CMOSプロセスを使用しており, 単一3V電源で動作する.
  • 山本 真也, 佐々木 守
    原稿種別: 本文
    セッションID: IPU99-75
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    集積回路の微細化や移動体通信の普及にともない電源電圧を低下させる必要が生じてきた.離散時間アナログシステムでは, 低電圧において電流を双方向にスイッチング可能であるフローティングのCMOSアナログスイッチが動作不良を起こす.本稿では, 離散時間アナログシステムの低電圧化にともないフローティングのCMOSアナログスイッチを不要にし, 低電圧動作の限界を緩和する3ステート電流メモリ回路を提案する.さらに, 提案する電流メモリ回路では, ゲート接地回路の増幅率により, 非常に低い入力インピーダンスを実現し, 低電圧離散時間システムへの応用を容易にしている.提案する3ステート電流メモリを応用して, 電源電圧1.5V, 10bit分解能を実現する循環型A/D変換器や, サンプリング周波数100kHz, カットオフ周波数5kHzのサンプル値フィルタを設計する.
  • 佐々木 守, 山本 真也
    原稿種別: 本文
    セッションID: IPU99-76
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    電流モード回路は, 原理的に低電圧動作が期待でき, アナログ・ディジタル混載LSIの構成要素として注目を集めている.電流モード回路の機能ブロックであるゲート接地電流ミラーは低電圧動作を犠牲にすることなしに精度を改善するが, ゲート接地回路を導入したため寄生極を生じ, 高周波フィルタへの応用を困難にしている.本稿では, 小信号等価回路による解析から, ゲート接地電流ミラーの伝達関数が広帯域の2次低域通過特性で近似でき, その特性がバイアス電流で制御できることを示す.また, ゲート接地電流ミラー自身を2次伝達関数ブロックとした高次低域通過フィルタの設計法を提案する.設計例として, 1.5μmCMOSプロセス, 電源電圧1.5Vを仮定して, 遮断周波数50MHzの6次位相線形低域通過フィルタを設計した.HSPICEシミュレーションによって設計した高次フィルタの性能(消費電力0.91mW, THD(1MHz)0.31%, THD(50MHz)0.88%, 群遅延誤差0.6%)を確認した.
  • 杉野 聡, 山本 泰子
    原稿種別: 本文
    セッションID: IPU99-77
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    0.35umCMOS(3層AL-2Poly)による3rd-Order・Type-II PLL周波数シンセサイザーの実現性をシミュレーション検討により見極める。 VCOはバリキャップ・インダクタを内臓、チャージポンプ後段には、アクティブフィルターを採用し回路を1チップに集積化。 位相雑音、安定性の評価は、C言語様のプログラムで検証。SPICE系回路シミュレーターにより要素回路・全体の回路動作を検証。なおVCO内の受動素子は、1.2GHzでの先行検証によりモデル化した方式を利用。回路面積約0.7mm2, 消費電力約40mW@3V, 位相雑音-110dBc@1MHz実現の可能性を得た。
  • 馬場 光男, 青木 泰, 佐藤 正樹, 若山 康司, 安井 宏幸, 小野 龍宏
    原稿種別: 本文
    セッションID: IPU99-78
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    本報告では、データデューティ比歪み耐力±40%、ジッタ変動耐力0.4U.I.p-p、かつ引き込み時間2bit以内を提供するPONシステム用ディジタルCDR(Clock Data Recovery)回路について述べる。 本ディジタルCDR回路は、0.35μmプロセスCMOSセルベースICにて実現しており、当社の50Mbps〜156MbpsのPONシステムに搭載している。光/電気変換回路との組みあわせにおいて、ITU-T G.983規格(FSAN仕様)を満足することを確認している。
  • 藤澤 俊雄, 長谷川 純, 辻田 武俊, 下條 義満, 斎藤 利忠
    原稿種別: 本文
    セッションID: IPU99-79
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    最大20Gbpsのスループットまで対応するATM通信用スイッチチップセットの内の、スイッチアクセスLSIであるSAMを開発した。SAMチップは、ATM通信のプロトコル処理に必要とされるほぼ全ての機能を1チップに集積している。本稿では、まず、SAMの基本的な機能について説明し、次に、SAMの持つ重要な機能であるポリシングとシェイピングについての実装方法と評価結果について述べる。ポリシング精度の誤差は±0.01%以下であり、シェイピング精度は標準偏差80ns以下であった。
  • 畠山 意知郎, 長堀 剛, 三好 一徳, 額田 泰明, 新江 俊史, 渡辺 健
    原稿種別: 本文
    セッションID: IPU99-80
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
    大容量ノード装置の架間・架内伝送を小型、高スループットで実現する光インタコネクションでは、符号化の施されていない任意フォーマットの並列データをスキューの問題なく(データフォーマットフリー、スキューフリー)伝送でき、低コストで高密度実装が可能な伝送系の要望が高い。この要望を実現する並列光インタコネクション用受信LSIとして、0.44μm BiCMOSプロセスを用いた1Gb/s×12ch受信LSIを開発した。本LSIでは、データフォーマットフリー、スキューフリー受信のため自動識別レベル制御回路を採用し、チップ内電気クロストークの低減のためフォトダイオードバイアスをLSIから供給する回路を採用した。1Gb/s/ch動作において、入力光ダイナミックレンジ10dB、許容スキュー値380ps、消費電力1.35W(電源電圧3.3V)を達成し、Gbyte/s級のスループットをもつ架間・架内並列光インタコネクションへの適用可能性を示した。
  • 原稿種別: 付録等
    p. App1-
    発行日: 1999/09/21
    公開日: 2017/06/23
    会議録・要旨集 フリー
feedback
Top