巻号一覧
前身誌
34.29
選択された号の論文の29件中1～29を表示しています
- |<
- <
- 1
- >
- >|
-
原稿種別: 表紙
p. Cover1-
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーPDF形式でダウンロード (14K) -
原稿種別: 目次
p. Toc1-
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーPDF形式でダウンロード (109K) -
橋田 拓志, 松本 大, 永田 真原稿種別: 本文
セッションID: ICD2010-21
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー本研究では、時間、電圧それぞれについて10ps、200μVの1024ステップの分解能を有し、SFDRで63.2dBでの波形取得精度、および700MHzの波形取得帯域をもつオンチップ波形取得方法を示す。波形の取得機構や、取得後のデジタル処理系は、Systems on Chip(SoC)の各要素回路と共有されている。また、SoCの回路から見た電源供給系の実効的なLCR寄生成分を電源供給系の共振波形から抽出するための励振回路も搭載した。抄録全体を表示PDF形式でダウンロード (703K) -
荒賀 佑樹, 橋田 拓志, 永田 真原稿種別: 本文
セッションID: ICD2010-22
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー大規模SoCのチップ内部を多点観測するオンチップモニタシステムを提案する。オンチップモニタ回路はチップ内の対象信号をオンチップでデジタイズする複数の検出フロントエンドと、検出フロントエンドのデジタル出力列を処理するデータ処理ユニットで構成される。バックエンドデータ処理系と統合しプロトタイプを構築した。本研究では、オンチップモニタの性能指標として、モニタシステム波形取得性能評価、その結果、波形取得アルゴリズムにより1.24s/pointのスループットを達成し、線形性評価においてサンプリング間隔0.5ns、有効帯域を500MHzとした場合、SNDRで52.4dB、SFDRで60.4dBとなり、モニタシステムの有効ビット数8.4bitを実現した。また、温度センサとの組み合わせにより、PFEを用いたチップ内温度観測を実現した。抄録全体を表示PDF形式でダウンロード (641K) -
坂東 要志, 高谷 聡, 長谷川 貴士, 大川 徹, 早田 征明, 宝本 敏治, 山田 利夫, 熊代 成孝, 最上 徹, 永田 真原稿種別: 本文
セッションID: ICD2010-23
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー1.0V 90nm CMOSプロセスにおいて、増幅回路の差動対個々のトランジスタのV_<th>をDC測定によってその場評価できるテストチップの開発を行った。また、連続時間で信号波形を検出できるオンチップモニタ回路を同時に実装し、V_<th>評価とAC応答の両方を同じトランジスタについて評価できる評価系の構築を行い、実測評価を行った。これらの結果より、差動増幅回路におけるV_<th>とAC利得の相関性を評価した。意図的に非対称な設計を行った増幅回路の差動対を評価することにより、差動対のミスマッチ量と同相信号除去効果の劣化を実験的に評価した。抄録全体を表示PDF形式でダウンロード (639K) -
飯塚 哲也, 名倉 徹, 浅田 邦博原稿種別: 本文
セッションID: ICD2010-24
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー本論文では、リング型バッファチェインとパルスカウンタを用いたプロセスばらつきモニタを提案し、その理論的解析を行う。提案回路ではリング型バッファチェイン内を伝搬するパルスの幅がリングを構成するバッファの立ち上がりおよび立ち下がり遅延時間に依存して変化する性質を利用し、そのパルスが消失するまでの回転数、およびパルス消失後のバッファ出力の極性をモニタすることでバッファの立ち上がり・立ち下り時間の差を検出できる。本提案回路を通常のリングオシレータによる周波数モニタと合わせで使用することで、バッファの立ち上がり・立ち下がり時間を算出することが可能であり、これによりPMOSとNMOSの性能ばらつきを独立にモニタすることを可能とする。本提案回路の性能評価について65nm CMOSプロセスでのシミュレーション結果を用いて示す。本提案回路はPMOSとNMOSの性能を独立にモニタできることから、NBTIやPBTI等の経年劣化モニタとしても応用できる可能性がある。抄録全体を表示PDF形式でダウンロード (978K) -
道正 志郎原稿種別: 本文
セッションID: ICD2010-25
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーCMOSLSIの微細化が進むにつれ、システムLSIの制御手法は高度化している。その顕著な方法は、観測量を早くからデジタル化し、扱い易い形にしてからデジタル制御のフィードバックループを用いるという手法である。従って、観測するアナログ信号をデジタル化するための各種のAD変換器が開発され、大きく進歩してきた。AD変換器は、デジタル出力であるため、最もデジタル補正を導入しやすい回路である。従って、変換器の種類に対応した各種のデジタル補正方式が開発されてきた。このデジタル補正技術により、アナログ回路の素子ばらつきの許容量が大きく緩和され、変換器の電力効率が格段に向上した。これらの取り組みは、AD変換器の欠点を克服するだけでなく、新たな回路とシステムの応用を可能にした点に意義がある。本論文では、各種のCMOS-AD変換器の構成と、それらAD変換器の高性能化のためのデジタル制御と補正手法ついて解説する。抄録全体を表示PDF形式でダウンロード (1358K) -
塚本 三六原稿種別: 本文
セッションID: ICD2010-26
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーPDF形式でダウンロード (910K) -
小林 春夫, 山口 隆弘原稿種別: 本文
セッションID: ICD2010-27
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーこの論文ではミックストシグナルSoCのアナログ部のテストに関して現状と問題点を示し,次の2つの内容について考察する.(i)デジタル自己校正やデジタル誤差補正を用いてアナログRF回路を高性能化するデジタルアシストアナログ技術が微細CMOSを用いたSoC内で多用されつつある.この製造出荷時テスト法に関する考察を行う.(ii)微細CMOS SoC内ではDSPコア,メモリ等の豊富なデジタル回路を有する場合が多い.これらを利用してSoC内アナログRF回路のテストを容易化する技術について考察する.抄録全体を表示PDF形式でダウンロード (1071K) -
佐藤 久恭原稿種別: 本文
セッションID: ICD2010-28
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーCMOSの微細化が進み,トランジスタの高周波特性が向上するに伴い,従来,送信部,受信部,PLLシンセサイザといった複数のIC構成だったものが集積化されていき,今では1チップにすべての機能を内蔵したRFトランシーバが実用化されている.近年では単機能のトランシーバだけでなく,異なる周波数帯や複数の無線システムを1チップに集積したものや,さらにはデジタル制御にて様々な無線システムに対応できるSDR(Software Defined Radio)トランシーバが発表されている.本稿では,こういったRFトランシーバのマルチモード,マルチバンド化に対する近年の技術動向を紹介する.抄録全体を表示PDF形式でダウンロード (868K) -
前多 正, 東海林 貴司, 狐塚 正樹, 岡田 光司, 深石 宗生原稿種別: 本文
セッションID: ICD2010-29
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー2.1-2.8GHz帯で動作する低雑音・低消費電力な全デジタルPLLについて述べた。PLLの位相雑音を低減するために、2段階の量子化を行うTDCで時間分解能を向上させる構成を採用した。このTDCは位相比較に必要な最小の時間窓の範囲で間欠動作を行ない消費電力の増加を抑制している。90nm標準CMOSプロセスで試作したPLLで、基準周波数40MHz、ループ帯域500KHzのときに、インバンド位相雑音-105dBc/Hz、1MHz離調周波数で-115dBc/Hzの性能を確認した。チップ占有面積は0.37mm2、消費電流は8.1mA@1.2Vであった。抄録全体を表示PDF形式でダウンロード (947K) -
原田 知親原稿種別: 本文
セッションID: ICD2010-30
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー本研究では、バッテリー等の限られた電力で数年動作可能な極低電圧駆動LSIの実現に向け、サブスレショルド領域を用いた微小電流により、0.5V以下の極低電源電圧で入出力Rail-to-Rail動作が可能なアナログ差動増幅回路について、サブスレショルド動作時のMOSFETの動作点による回路動作の違いや設計指針について検証するために、single-well構造やtriple-well構造を利用できる65nm CMOS技術を用いて試作を行なったので、報告する。抄録全体を表示PDF形式でダウンロード (715K) -
樫村 透, 小西 貴之, 桝井 昇一原稿種別: 本文
セッションID: ICD2010-31
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリースケーリングが進んだアナログ回路に対して有効な設計手法として、g_m/I_D Lookup Table法が提案されている。この手法を用い2-Stage Miller-Compensated OTAの消費電力を最小化する設計フローが提案されているが、Settling Timeに関しては仕様と設計パラメータとの関係式が複雑であるため、経験的にクロスオーバ周波数f_cに置き換えられて、最適化が実行されていた。この結果として、最終シミュレーション後にSettling Timeが仕様を満たさないという問題が生じていた。本研究では、従来の設計フローに、Settling Timeを繰り返し計算して最適化するフローを組み込み、Settling Timeの仕様からOTAを全体最適化する手法を確立した。本手法の有効性は、10-bit 27MS/s Pipeline ADCに搭載可能なMDAC用OTAに対し、2種類の0.18μm 1.8V CMOSテクノロジで検証され、両者のテクノロジにおいて、再調整の必要なく要求仕様を満たすOTAが設計されることが確認できた。抄録全体を表示PDF形式でダウンロード (864K) -
宇野 正幸原稿種別: 本文
セッションID: ICD2010-32
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーCMOS増幅器の高速・低消費電力化にはプシュプル型CMOSインバータが有効であるが、CMRRやPSRRが低いという課題がある。そこで疑似差動構成においてnMOSおよびpMOSそれぞれの共通ソースに3極管領域動作のトランジスタペアを設けた同相帰還回路を付加することでCMRR、PSRRが改善されることをSPICEシミュレーションにより確認した。この同相帰還回路を有するCMOSインバータ型差動増幅器を比較器に適用すると、チャージ・インジェクションによる同相出力変動の抑制に効果的である。抄録全体を表示PDF形式でダウンロード (1153K) -
下山 佑介, 杉本 泰博原稿種別: 本文
セッションID: ICD2010-33
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー100nm以下のプロセスでは、低電圧下での動作が要求される。そのため、入力のダイナミックレンジが減少する。また、トランジスタの出力抵抗が低下するため、高利得のアンプが実現できない。つまり、高精度なアナログ回路を実現することが困難である。そこで、我々は正帰還補償を用いることで、回路の線形性を向上させることを提案する。2次ローパスフィルタを提案する手法で設計することで、高精度を実現できる。抄録全体を表示PDF形式でダウンロード (763K) -
大島 俊, 高橋 友美原稿種別: 本文
セッションID: ICD2010-34
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー超高速かつ高分解能のタイムインターリーブADCは、次世代のアプリケーションに対するキーデバイスになる。本発表では、タイムインターリーブADCを構成する単位A/D変換部間の利得ミスマッチ、オフセットミスマッチ、サンプリングタイミングミスマッチを、オンチップに実装可能なアルゴリズムでバックグランド補正する方式を報告する。抄録全体を表示PDF形式でダウンロード (783K) -
飯田 哲也, 赤堀 知行, ビン ムスタファ モハッド アムララ, 安富 啓太, 川人 祥二原稿種別: 本文
セッションID: IST2010-36
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー本稿では,CMOSイメージセンサのカラム読み出し可変ゲインの増幅機能を有するA/D変換器におけるゲイン精度及びA/D変換器の基本特性について述べる.従来のサイクリックA/D変換器の容量間にスイッチを設けることにより,可変ゲイン増幅機能付きA/D変換器を実現した.ゲインを1,2,4,8倍に可変することができ,可変ゲインとしてゲイン誤差が0.16%以下の精度を得られた.また,A/D変換を行う前に増幅を行うことによってA/D変換器で発生する誤差やノイズは信号成分に対して小さくなる.そのため,ゲイン1倍ではDNLが(+0.4871,-1.3792),INLが(+3.7856,-4.4782),ノイズが196μVrmsであった.しかし,ゲイン8倍にすることにより,DNLは(+0.0611,-0.1812),INLは(+0.3795,-0.7662),ノイズが120μVrmsと低減した.抄録全体を表示PDF形式でダウンロード (519K) -
牧原 幸伸, 申 武雄, 池辺 将之, 本久 順一, 佐野 栄一原稿種別: 本文
セッションID: IST2010-37
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーいままでに、CMOSイメージセンサの"Single-Slope型A/D"の量子化誤差をTDC:Time to Digital Converterで再計測する方法を提案してきた。本方式では、後段TDCの変換bit数nに対応して、2^n倍の高速化を実現できる。それに伴い、高速なランプ発生器を必要とする。今回、複数DACのインターリーブ動作及び出力加算による高速化を検討した。複数DACを用いても、量子化単位の規模増加は無く、全体構成においての回路規模は、信号線及び加算要素の増加で済む。m bitのDACunitを2^<n-m>個組み合わせたインターリーブ加算出力は、DACunit単体の前出力値を2^1とすると、-2^1≦ΔVout≦2^<m-1>であるデルタ型DAC同様の機能性を実現できる。0.25umCMOSプロセスを用いて、電流制御型インターリーブ加算DACを設計した。200MHz動作をターゲットに10bitのDACunitを4個組み合わせたしたとき、800MHz相当の12bitのDAC出力を回路シミュレーションによって確認した。抄録全体を表示PDF形式でダウンロード (669K) -
渡辺 高元原稿種別: 本文
セッションID: IST2010-38
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー今日,携帯機器,音響・映像機器,医療機器,ロボット等の各種電子システムは高度にディジタル化され,高性能センサを取込むことで更に進化を続けている.一方,微弱アナログ信号を扱うセンサは,多様な使用環境,厳しい小型低コスト要求のため,適合する「センサ用AD変換器」が存在せずディジタル化か進んでいない.そこで,時間分解能型回路によるオールディジタルAD変換器TAD(Time A/D converter)を開発した.本方式は,ディジタル式センサのコア回路として車載を含め既に実用化されている.今後益々,小型,高性能,低コスト,低電力,スマート化の要求が高まり,これらの同時達成が強く求められる.そのため,センサ回路のディジタル化が一層重要となる.本論では,TAD動作原理と構成,試作IC評価結果,センサ適用例,そして,65nm-TADテストICによる「CMOS微細化効果と可能性」を示す.また,時間分解能型回路で可能となる多機能性について紹介する.抄録全体を表示PDF形式でダウンロード (1096K) -
新井 康夫原稿種別: 本文
セッションID: IST2010-39
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリー高エネルギー加速器を用いた素粒子実験用にTDC(Time To Digital Converter)及びSOI(Silicon-On-Insulator)技術を用いた放射線イメージセンサーの開発を行っている。これらの開発の現状を紹介する。抄録全体を表示PDF形式でダウンロード (1377K) -
Kamel MARS, Shoji KAWAHITO原稿種別: 本文
セッションID: IST2010-40
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーA low noise high-gain readout circuit for high output impedance sensors with a response time acceleration technique is presented. First a circuit analysis is done to determine the condition for designing a low noise readout circuit, and then the readout circuit is optimized to reduce the total input referred noise. If the sensor output has high impedance, the circuit response time is large to achieve the low noise requirement. A new technique for response time acceleration is presented making the circuit response time faster white keeping the noise level unaffected.抄録全体を表示PDF形式でダウンロード (446K) -
宍戸 三四郎, 野田 俊彦, 笹川 清隆, 徳田 崇, 太田 淳原稿種別: 本文
セッションID: IST2010-41
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーCMOSプロセスのメタル配線層を利用したオンチップメタルグリッド偏光子を搭載した偏光計測イメージセンサにおいて,センササイズ小型化と画素ピッチ縮小による空間分解能向上を目指して,65nm標準CMOSプロセスを用いた偏光計測イメージセンサの設計・試作を行った.本報告では偏光計測イメージセンサの設計と,65nmプロセスにおける偏光検出について述べる.抄録全体を表示PDF形式でダウンロード (781K) -
石田 光一, 増永 直樹, 高橋 亮, 関谷 毅, 志野 成樹, ツィーシャング ウテ, クラーク ハーゲン, 高宮 真, 染谷 隆夫, 桜 ...原稿種別: 本文
セッションID: ICD2010-35
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーセンサアレイなどの大面積エレクトロニクスのプロトタイピングに適したデバイスとしてUser Customizable Logic Paper(UCLP)を提案する。本デバイスは2V有機CMOSを用いたSea-of Transmission-Gates(SOTG)と呼ぶ論理セルアレイと家庭用インクジェットプリンタを使用した印刷配線技術とで構成され、ユーザの手により有機CMOS集積回路のカスタマイズをすることが可能となる。抄録全体を表示PDF形式でダウンロード (908K) -
Zule Xu, Jun Gyu Lee, Shoichi Masui原稿種別: 本文
セッションID: ICD2010-36
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーDigital delta-sigma modulators applied in fractional-N frequency synthesizers suffer from spurious tones which undermine the synthesizer's spectral integrity. Major conventional solutions include initial condition setup, structural modification, and dithering. For the first one the effectiveness is limited, while for the latter two, extra design effort and hardware overhead are required. In this paper, we propose a novel dithering method with simple implementation and no hardware overhead while achieving effective spur elimination. This method is implemented on MASH and single-loop DDSMs. Simulation results compared with conventional solutions prove its effectiveness.抄録全体を表示PDF形式でダウンロード (754K) -
鈴木 優宏, 杉本 尚子, 杉本 泰博原稿種別: 本文
セッションID: ICD2010-37
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーDC-DCコンバータはアナログとデジタル機能の混在システムであり,SPICEのようなアナログ回路シミュレータを利用して過渡応答や周波数特性を高速にシミュレーションするのは困難である.そのため,我々は実際の回路の振る舞いに基づき回路を数式化し,非線形式やフィードバックループを組み込んだシミュレーションプログラムを提案する.抄録全体を表示PDF形式でダウンロード (718K) -
大崎 勇士, 廣瀬 哲也, 黒木 修隆, 沼 昌宏原稿種別: 本文
セッションID: ICD2010-38
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーLSIの消費電力を削減する最も有効な手法として,電源電圧の低減が挙げられる.特に,近年のLSIにおいては,回路ブロック毎に最適な電源電圧を供給する手法が採用されるため,各回路ブロック間の電源電圧が異なる場合がある.したがって,このような信号レベルの異なる回路間にはレベルコンバータが必要となる.これまで,様々なレベルコンバータが報告されてきた.既存の回路は,ラッチ構成を基本としたレベルコンバータが一般的である.しかし,これらのレベルコンバータは,回路間の電源電圧の差電圧が大きな場合,低電源電圧によって駆動されるトランジスタの駆動力が極めて小さくなり,安定したレベル変換動作が保証されない課題がある.そこで本研究では,電源電圧の差電圧が大きくても安定な動作が可能なレベルコンバータを提案する.提案するレベルコンバータは入力信号が変化するときのみ電力を消費する構成であるため,低消費電力で動作する.0.35-μm標準CMOSプロセスを用いて試作を行い,測定により動作を確認した.提案レベルコンバータを用いることで,0.4V振幅の低電圧信号を3V振幅の高電圧信号に変換可能であることを確認した.抄録全体を表示PDF形式でダウンロード (979K) -
原稿種別: 付録等
p. App1-
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーPDF形式でダウンロード (88K) -
原稿種別: 付録等
p. App2-
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーPDF形式でダウンロード (88K) -
原稿種別: 付録等
p. App3-
発行日: 2010/07/22
公開日: 2017/09/21
会議録・要旨集 フリーPDF形式でダウンロード (88K)
- |<
- <
- 1
- >
- >|