光配線を用いた装置・モジュール等の実装方法として, 光導波路と基板上部に実装した送受信光デバイスを45度の全反射ミラーを用いて結合させる方法がある。本稿では, 角度が異なるミラー付き高分子光導波路の反射特性およびスポットサイズ変換付き半導体レーザとの結合特性について検討した。光導波路のコアの材質は重水素化PMMA, コア径40μm×40μm, 上部クラッド30μm, 比屈折率差1.2%である。この光導波路を, 先端形状が異なる3種類のV字型ダイヤモンドブレードを用い切削加工することにより, 39, 45, 51度の角度が異なるミラーを作製した。送受信を実験的・解析的に検討した結果, 45度ミラーが有力であった。また, スポットサイズ変換付き半導体レーザとの結合損失は, 測定の結果1.8dBであった。

抄録全体を表示

導電性プラスチックは, 静電気防止や電磁波シールドなどの用途として, すでに多くの分野で使用されている。この導電性プラスチックを用いて射出成形により, ある程度の電流が流せる導電回路を形成することを目的とし, 金属繊維を混練した導電性プラスチックによる回路形成を試みた。しかし, 高導電性と成形性を兼ね備えた導電材料を得ることは困難であった。そこで, 溶融した金属の低粘性を活用して, 共晶はんだの2色成形による細線の配線を行うための射出成形の条件を調べた。その結果, 流動長に最も大きな影響を与える因子は, 金型および1次成形体の溝温度であり, はんだの融点に接近すれば流動性は向上することが明らかとなった。

抄録全体を表示

リフトオフの発生メカニズムを検討することを目的に, Sn- (2～5wt%) Bi合金を用いてスルーホールのはんだ付けを行い, リフトオフの組織的特徴や冷却速度の効果などを調べた。2wt%Bi添加合金でもリフトオフが発生し, Bi量が多いほどリフトオフの発生率は高くなる。リフトオフは, 合金凝固時のデンドライト形成に伴う短距離拡散でBiがランドとの界面へ偏析し発生する。リフトオフの発生はリード線の太さにも依存し, 太径のリードではよりリフトオフ発生率が高い。また, リフトオフの発生はフィレットの高さに影響され, フィレットが高いほど発生率が高く, はんだ浴に接する側のフィレットは高くリフトオフが発生しやすいのに対し, 反対側はフィレット高さが低く発生率も低い。はんだ付け後に急冷した場合, その後の150℃～210℃の間での再加熱処理ではBiの界面への著しい偏析は生じない。はんだ付け後, 急冷をすることによりリフトオフを効果的に抑制できる。

抄録全体を表示

AuとIn-Sn系はんだによるマイクロ接合部の界面反応を調べるために, AuとSn-27InおよびSn-20Inの拡散対を用いて熱処理を行い, 反応層の成長過程および成長則を明らかにした。はんだ材の融点以下の固相反応においては, いずれのはんだ材の場合にも, 界面部には初めにAuIn₂, Au₇In₃, AuInなどのAu-In系の金属間化合物が生成し成長する。さらに熱処理を続けると, 界面部にはAu-Sn系の金属間化合物層が生成し, それに伴いAu₇In₃およびAuIn層は消滅する。一方, はんだ材の融点以上の温度の523Kで熱処理をした場合には, 熱処理時間60sで界面部にはすでにAu-Sn系の化合物層が生成することが明らかとなった。

抄録全体を表示

PKGの実装形態は軽薄短小化および高性能化のために, PGAやQFPからBGAやCSPへと移行しつつある。しかしながら, 従来のアルミナ製のPKGではPKGとPWBとの熱膨張差が大きいために十分なはんだ接合信頼性が得られなかった。そこで, FEMによる応力解析を行い, 最適な熱膨張係数を算出した。FEM解析の結果に基づき, 熱膨張係数: 11.5ppm/℃, ヤング率: 114GpaでCu配線が可能な材料を開発した。この材料を用いてBGAを作製し熱サイクル試験を行ったところ, 大幅な.寿命の向上が認められた。

抄録全体を表示

Adder is the most basic functional module, and is widely used to multiplier, divider and others. Therefore high speed adder must be developed for the fast operation. Though various types of adders were proposed, quantitative evaluation has not been performed yet. In this paper, we give the quantitative evaluation for each adders by 4 terms of power consumption, area, gates, and delay time by using hardware description language. From the results, it is clear that the sign digit (SD) adder is better than the others.

抄録全体を表示