国際半導体技術ロードマップGTRS)20mの概要を述べる. LSIの微細化はさらに1年早まり,2004年には90nmノードが現れる.光リソグラフィーは65nmノードまで延命され,マスクにおける寸法制御がいっそう厳しくなる.特にMPUにおけるゲート電極幅ばらつきを,線幅の10%以内に抑えることはすでに難しくなる.光以降のリソグラフィー手段は,EUV(Extreme Utra Violet),電子線投影露光などの複数の候補が並立される.MOSFETのゲート絶縁膜は, MPUでは膜厚制御性,信頼性が課題として残るがSiON系膜が使えるとする.待機鋳低消費電力のASICでは,リーク電流抑制のため2005年以降,高誘電率ゲート絶縁膜(High-h膜)が必要となる.低誘電率層間膜(Lew-h膜)は前回より仕様が緩和されるが,eu配線との組み合わせだけでは,2008年以降のグ日一バル配線の遅延が不可避となる.設計・テスト技術では,システム仕様の多様化・複雑化により,いっそうの設計生産性向上が求められる.総じて,2005年付近に多くの技術が困難となる大きな「壁」が存在する.
抄録全体を表示