マイクロビア技術は, 国によりビルドアップ, 逐次積層 (SBU) , 高密度コネクト (HDI) 等呼び方が変わるが, ファインラインアンドスペース, 微小ビアによる高密度基板技術のことである。マイクロビア技術は, ビア径150μmφ以下, パッド径350μmφで定義。マイクロビア技術の, 2つの市場すなわち, 基板, ICパッケージの需要動向について記述。また, マイクロビア技術の将来として, 到達するであろうライン/スペース, ビア径/パッド径についても記載。マイクロビア技術は, 将来ますます用途が広がり, 生産量も増え, 価格も下がってくるだろう。

抄録全体を表示

VLSIチップおよびパッケージのEMCに関する問題についていくつかの例をあげ, それぞれの問題についてモデリングの方法を示した。解析する問題の種類により, 利用すべきモデリング技術が異なるため, 与えられたモデルを, あるモデリング技術の適用が最適になるように分割し, 複数のモデリング技術を用いて解析を行う方法 (Multi-stage Modeling) について言及した。正しくEMIのモデリングを行うためには, 種類の異なるいくつかのモデリング技術が必要であり, 問題に合わせて使うべき技術を選択しなければならない。

抄録全体を表示

BGA (Ball Grid Array) やCSP (Chip Size/Scale Package) に用いられる半導体実装用プリント配線板に適用する低熱膨張・高弾性率基板材料 (-679) を開発した。-679は, 新規な界面制御システムにより従来の高ガラス転移温度 (Tg) 基板に比べて無機成分比率が約2倍高くなっている。このため, 弾性率は.4倍高く, 熱膨張率が30%低減可能となる。さらに, 基板表面は2～3μmの優れた平滑性を有し, その硬度は.倍以上高い。また有機成分となる耐熱性樹脂を必要最小限にとどめているため, 吸水率も従来のパッケージ基板の60%程度と低く, 耐リフロー性にも優れている。今後ますます薄形化・高密度化が進むパッケージ基板にとって, 高い信頼性を発現する材料として有効である。

抄録全体を表示

For smart textiles applications, textile compatible power supplies are required to ensure autonomous operation. Inspired by textile technologies, we have already developed an energy harvesting yarn where the spherical solar cell array is arranged in parallel. In this report, we show a new photovoltaic textile that weaves the energy harvesting yarn with the fabric weft, and some of its properties.

抄録全体を表示

For smart textiles applications, textile compatible power supplies have been highly anticipated to ensure autonomous operation. Inspired by textile technologies, we have successfully prototyped an energy harvesting yarn with a spherical solar cell array arranged in parallel.

抄録全体を表示

The new LTCC material has been developed by crystallization of glass compositions in the firing process so that the major amount of glass becomes cordierite. The new material has CTE (coefficient of thermal expansion) of 3.4-/degree Celsius and dielectric constant of 5.. The CTE of the new LTCC material is very close to that of silicon, which realizes high mounting reliability of a silicon device. We have measured the maximum principal stress in a silicon device mounted on test packages, using a piezoelectric element built-in the device. In the case of our new LTCC package, the stress in the device was around 0 Mp, while a Build-Up package (CTE: 17.0 -/degree Celsius) has shown the stress about 80 MPa. Our new LTCC material can be co-fired with copper conductor, which realized high effective conductivity and low transmission loss. The new LTCC material has been confirmed to be a promising solution of packages for Low-k and Ultra Low-k devices.

抄録全体を表示

LSI suppliers have been making strong efforts to introduce LSI packages with lead free plating terminals. But, gull wing lead LSI packages still use Sn-Pb plating. Many papers report that the combination of Sn-Ag-Cu solder paste and Sn-Pb plating develops a low temperature layer on PWB copper pads and causes pad peel-off in the wave soldering process. This failure appears conspicuously in the case of low temperature solder alloys containing Bi such as Sn-Zn-Bi and Sn-Ag-In-Bi. This paper examines the composition of the low temperature layer and the peel-off limit temperature using an EPMA (Electron Probe Micro Analyzer), simulation software for the phase diagram, and an actual tensile test. As a result, the required control temperature for wave and selective soldering process is clarified.

抄録全体を表示