3-8 多数の比較器を用いた可変長復号回路の設計自動化(第3部門符号化・復号化)

小椋 清孝; 森下 賢幸; 伊藤 信之

doi:10.11485/iteac.2011.0_3-8-1

映像情報メディア学会年次大会講演予稿集

Online ISSN : 2424-2292
Print ISSN : 1343-1846
ISSN-L : 1343-1846

セッションID: 3-8

DOI https://doi.org/10.11485/iteac.2011.0_3-8-1

会議情報

会議名: 2011年映像情報メディア学会年次大会

開催地: 成蹊大学

開催日: 2011/08/24 - 2011/08/26

3-8 多数の比較器を用いた可変長復号回路の設計自動化(第3部門符号化・復号化)

小椋清孝, 森下賢幸, 伊藤信之

著者情報

会議録・要旨集フリー

詳細

抄録

VHDL source generation program for Dynamically Reconfigurable VLD Circuit is designed. Applying this program to MPEG-1 Audio Layer III (MP3) code Table, Synthesizable VHDL source is generated.

著者関連情報

お気に入り & アラート

前身誌

テレビジョン学会全国大会講演予稿集

テレビジョン学会年次大会講演予稿集

feedback

Top

責任著者(Corresponding author)

J-STAGEへの登録はこちら（無料）