構想設計段階からのノイズ対策設計作り込み

構想設計フロアプランナの開発

抄録

実装基板の高速化、高密度化とＬＳＩの低電圧化に伴ない、装置評価段階あるいは実装基板の設計段階でノイズ問題が発覚して再設計が繰返されることが増えている。このような問題を解決するために、構想設計段階で概略のフロアプランをベースにシグナルインテグリティ、パワーインテグリティ及びＥＭＣ解析ツールと連携してノイズ問題のない実装基板のフロアプラン案を容易に実現可能なシステムを開発したので紹介する。