主催: 社団法人エレクトロニクス実装学会
当社では、3次元SIP(System-in-Package)を実現するため、パッケージ積層が可能な超薄型パッケージであるPackage Stacked CSP を開発した。Package Stacked CSPは、従来CSPとの比較において、またパッケージ積層状態についても、放熱挙動が注目される。そこで、シミュレーション解析による評価を実施したので本稿にて報告する。
実測結果に基づいたシミュレーション解析の整合性確認を行なった上で、シミュレーション解析にてPackage Stacked CSPの熱抵抗値を算出した。熱抵抗値は、パッケージ積層によっては大きな影響は受けず、パッケージサイズ、チップサイズ、アンダーフィル材の使用有無等に大きく影響されるが、メモリチップ搭載時の放熱性に問題はないことを確認した。また、高消費電力であるロジックチップについては現在、対応可能な構造の検討を進めている。