抄録
小型電子機器などに使われるCMOS集積回路では、高速で動作するデジタル回路で起こる同時スイッチングノイズが大きな問題となっている。本研究では、プレーナ型EBG構造をもつプリント基板を使ったSSNやEMIの低減方法について検討した。EBG構造は、阻止帯域がパッチのサイズや材料の比誘電率で決まるため、一般にGHz帯の特定の高周波ノイズには大きな効果があるが、逆にデジタル回路の動作周波数に当たる1GHz以下のノイズに関しては効果が得られないという欠点があった。この問題を解決するために、チップキャパシタとEBG構造を組み合わせて、広帯域化を目指した結果を報告する。
