主催: 一般社団法人エレクトロニクス実装学会
プリント基板などの超高速伝送系において、信号品質(SI)劣化が問題になっている。我々は、このSI劣化の改善技術として、コンデンサ型セグメント分割伝送線路(C-STL)を提案している。C-STLは従来のインピーダンス整合手法ではなく、基板内蔵チップコンデンサによって発生するインピーダンスの不整合を利用する。一方、チップコンデンサの容量値と配置位置の決定は、組み合わせ爆発問題となる。我々は、この問題を遺伝的アルゴリズムによって解決する。既に我々は、C-STLの有効性を試作によって示している。本論文では、伝送線路上にインダクタが含まれた伝送系に対するC-STLの有効性を評価する。