日本知能情報ファジィ学会 ファジィ システム シンポジウム 講演論文集
第31回ファジィシステムシンポジウム
セッションID: TD3-3
会議情報

main
ラベリングモジュールの実装とSystem Verilogの検討
*島崎 仁宏星野 孝総
著者情報
会議録・要旨集 フリー

詳細
抄録
近年,車載カメラ,セキュリティシステム,工業製品の欠陥・品質検査など幅広く画像処理技術は応用されている.このような組み込みシステムにおいて消費者の多様なニーズや早急な製品の市場投入などの点でFPGAの重要性が高まっている.また,本研究で対象としている工業製品の外観検査では,パイプライン処理可能な部分が多くスループットよりレイテンシが重要な性能指標となる.FPGAは優れたレイテンシ性能を発揮することができるためFPGA化するメリットは大きい.本研究は,Verilog HDLで設計・シミュレーションが行われたラベリング処理の実装・System Verilogへの変更を目的としている.
著者関連情報
© 2015 日本知能情報ファジィ学会
前の記事 次の記事
feedback
Top