動画像圧縮センサ列並列処理構成による128×128画素プロトタイプの設計と試作

抄録

新たに試作した128×128画素からなる動画像圧縮センサについて報告する.本プロトタイプでは列並列処理構成を採用し, 多画素化と共に処理回路の見直しによる大幅な高速化, 低消費電力化を実現する.試作したチップの動作検証を行い, 毎秒5000フレームの高速撮像下における処理回路の動作を確認する.