光並列処理視覚センサ「デジタル・スマートピクセル」(高機能イメージセンサ)

抄録

一般的な画像処理において、CCDでセンシングされた画像情報は、パラレル-シリアル変換後、フレームメモリに送られる。このパラレル-シリアル変換は、高速画像処理を実現する上でのボトルネックである。われわれは、このボトルネックを解消するシステムとして、1ms/frame以下のフレームレートで動作する高速視覚センサのデジタル・スマートピクセルと、これを、自由空間光インターコネクションによってカスケード接続した光並列画像処理システムを試作した。今回試作した素子の画素数は、8×8および16×16である。さらには、この画像処理システムを中核として、光並列処理を用いた高速機器制御システムとしては、世界初の実動システムを構築した。