コンプレッサ/リミッタのDSPによる実現法

抄録

本論文では、小数の1/p(1&ltp≦∞)ベき乗計算を多項式の演算と除算で近似することに着目し、DSPにより効率的に演算できる高性能のコンプレッサ/リミッタの設計法について、まず、理想的な特性に最も近似な特性を求めるための、最小2乗法に基づくパラメータ算出アルゴリズムについて述べる。次に、DSPにより除算を実現するため、収束近似方法を使用し、近似誤差を小さくする方法について検討する。更に、ゲインの変化に従い、係数を切り替える処理によるアタック/リリース機能の実現方法について述べる。本論文で提案した設計法に基づいたコンプレッサ/リミッタの性能評価を行い、従来のアナログのコンプレッサ/リミッタに比較して、ほぼ同様な特性が得られると共に、出力信号の歪を約1/5に低減できることを明らかにしている。本論文によるコンプレッサ/リミッタは、DSP処理が約70ステップであり、コンパクトに構成できる。