抄録
CPU用スイッチング電源回路には,負荷電流の急変に対処できるような高速応答特性が求められている。その実現にはVRMの出力フィルタのインダクタンスを小さくする方法が有効であるが,単にインダクタンスを低減すれば,電流リプルが増加し,延いては負荷電圧リプルが増加する。従って,同時にスイッチングを高周波化することが必要となり,その結果,主スイッチでのスイッチング損の増加が問題となる。本稿では,過渡電流回路を付加した新しい降圧形スイッチング電源を提案する。この付加回路は主スイッチのターン・オフ期間に動作し,その期間のスイッチング損を低減できる。このスイッチング電源回路の動作解析および定常動作解析を行う。
