プリント配線板基板層における放射雑音の低減 ～チップ抵抗の最適値検討～

抄録

現代における情報化社会の発展により、LSIの多ピン化やデバイスの高速化により、電子機器が高性能化する反面、信号線間のクロストークやデバイスからの放熱、電源雑音、放射雑音などが問題となってきている。特に、電源雑音は放射雑音の発生の原因の一つとされておりまた、放射雑音は他の電子機器や人体にも悪影響を与える。本研究ではこの二つを低減するために基板端部に抵抗を付加し、電源雑音、放射雑音を低減する抵抗付加法を用いて、シミュレーションによる解析と実際に基板を作製して実測することで、その有用性を明らかにし、電源雑音、放射雑音をより効率よく低減するために、抵抗の最適値と付加方法の検討を行う。