T型NPCインバータのためのゲートパルス消滅による電流歪み低減の一検討

抄録

1アームあたり3レベルの電位を出力できるT型NPCインバータを回転機制御に適用する検討を行っている。意図しないインバータの出力電圧歪みは回転機制御に大きな影響を与える。3レベルインバータは2レベルインバータと異なり、変調率０近傍においてデッドタイムの影響によりゲートパルスが消滅する課題がある。このことから、特に低速域では大きな電流歪みを生じる。本報告ではT型NPCインバータのゲートオン時間が極めて短い期間のゲート信号論理回路の構成を詳細に述べ、出力電圧歪みを低減する一変調方法を述べる。さらにコモンモード変調率を重畳する中性点電位バランス制御と出力電圧歪みの関係も考察し報告する。