抄録
電子機器の実装部品に使われているBGA (Ball Grid Array), LGA (Land Grid Array)などの半導体パッケージでは,チップ薄型化・積層構造等の三次元高密化によりパッケージ内に大きな残留応力が発生し, Low-k層の破壊やチップクラックなどの機械的破壊を引き起こす原因となっている.近年これらの機械的不良の問題に加え,チップ上の残留応力が半導体デバイスの電気特性を変動させる問題が顕在化しており,半導体実装メーカは,パッケージ構造・材料を最適化し,この問題を解決する必要に迫られている.そのため,三次元高密度パッケージ中の残留応力とデバイス特性変動の予測技術の確立が求められている.そこで本研究では,三次元積層構造の半導体チップが樹脂封止されたパッケージを対象とし,応力特異場解析とピエゾ効果モデルを用いたデバイス特性変動評価手法を提案する.
