エレクトロニクス実装学術講演大会講演論文集
第21回エレクトロニクス実装学会講演大会
セッションID: 15C-09
会議情報
低温薄膜キャパシタを内蔵した基板の開発
*Sohn Seung-Hyun, Jung Yul Kyo, Lim Sung Tack, Jung Hyung Mi, Shin Yee Na, Moon Jin Seok, Bae Seok, Lee Jung Won, Lee Seung Eun, Kim Woon Chun, Oh Young Soo
著者情報
会議録・要旨集 フリー

詳細
抄録
本稿では PWB In―line工程及び大形化が可能な薄膜キャパシタの内蔵方法を報告する。CCL(Copper Clad Laminates)基板の上に誘電体として Bi2O3-ZnO-Nb2O5 (BZN,Bi1.5Zn1.0Nb1.5O7)膜をスパッタ法により低温(<200℃)で形成した。 内臓キャパシタ上に絶縁体を積層し、レーザによるビアを形成して基板を製作した。内蔵したキャパシタは誘電率50、110nF/cm2の容量密度を示す。BZN薄膜はamorphous相としてTCC(Temperature Coefficient of Capacitance)もX7Rを満足し、良好な電気特性を示す。
著者関連情報
© 2007 一般社団法人エレクトロニクス実装学会
前の記事 次の記事
feedback
Top