IEICE Electronics Express
Online ISSN : 1349-2543
ISSN-L : 1349-2543
ERRATA
Erratum: A novel cascade control replica-bitline delay technique for reducing timing process-variation of SRAM sense amplifier [IEICE Electronics Express Vol. 12 (2015) No. 5 pp. 20150102]
Chunyu Peng, Youwu Tao, Wenjuan Lu, Zhengping Li, Xinchun Ji, Jinlong Yan, Junning Chen
著者情報
ジャーナル フリー

2015 年 12 巻 7 号 p. 20158001

IEICE Electron. Express : Vol. 12 (2015) No. 5 pp.20150102-20150102
詳細
PDFをダウンロード (78K)
メタデータをダウンロード RIS形式

(EndNote、Reference Manager、ProCite、RefWorksとの互換性あり)

BIB TEX形式

(BibDesk、LaTeXとの互換性あり)

テキスト
メタデータのダウンロード方法
発行機関連絡先
記事の1ページ目
著者関連情報
© 2015 by The Institute of Electronics, Information and Communication Engineers
前の記事
お気に入り & アラート

閲覧履歴
このページを共有する
feedback
 Top