抄録
本稿では速度制御を考慮した粒子群最適化によるニューラルネットワークの学習を提案し，学習されたニューラルネットワーク(NN-PSOCV)のFPGA実装について述べる．まず，ハードウェア記述言語であるSystem Verilogを用いたNN-PSOCVのFPGA実装方法について述べ，実験結果より正常に動作することと通常の粒子群最適化を用いた学習(NN-PSO)と比較して良好な結果であることを示す．ニューラルネットワークと粒子群最適化の両方をFPGA上に実装する場合，論理素子やメモリブロックなどのリソースを大量に必要とするため，FPGAのチップ内に収まらない問題がある．この問題を解決するために， 学習段階はFPGAボードのプロセッサ(NIOS II processor)で行い，テスト段階はハードウェアのみで行う．そのため，ハードウェアとソフトウェアの混在するアーキテクチャの設計方法を提案する．ニューラルネットワークは学習段階とテスト段階の両方で使用され，粒子群最適化は学習段階でのみ使用される．したがって，提案するFPGA設計ではニューラルネットワークはハードウェア上に実装し，粒子群最適化はソフトウェア上に実装する．本稿では設計の詳細について述べ，DE-1-SoCを用いた動作検証の結果について述べる．
