抄録
高解像度ディジタル画像を処理するJPEG2000コーデックLSIの システムアーキテクチャを提案する． 画質劣化を抑えるためにシングルタイル処理を行う場合， オンチップのメモリ量およびコア外部との入出力データ量が 膨大になる恐れがある． そこで本稿では，ラインベースDWTと呼ばれる二次元DWTを使用し， データを短冊状に分割して処理するシステム構成を採用したシステムアーキテクチャ を提案する． また，対応画像サイズ，コア内でのDWTの段数， 中間データの内部保持可否に対し， 各種構成に必要となるリソースを包括的に求め， 効率的なシステム構成を検討する手法についても述べる． 本システム構成に基づき， 8,192×8,192の画像をシングルタイルで処理可能な JPEG2000コーデックLSIを実装した結果， 回路規模は2.1Mゲート， 消費電力はI/O 3.3V，Core 1.8V，27MHzでの 符号化時に137.1mWであった．
