HARP膜積層CMOS撮像素子の積層技術

抄録

高感度固体撮像素子の実現に向け、HARP膜積層CMOS撮像素子の研究を進めている。本報告では、この撮像素子の実現に不可欠な要素技術である信号読み出しMOSトランジスタの高耐圧化とHARP膜積層技術について述べる。前者に関しては、ドレイン部分に電界緩和層を導入する手法を、後者に関しては、新たにCMOS読み出し回路上に直接HARP膜を蒸着する手法を考案した。これらの技術を適用して厚さ0.4μmのHARP膜を積層したCMOS撮像素子を試作し、撮像実験を行った結果、HARP膜による電荷増倍効果を伴った映像が得られることを確認した。