抄録
本研究では、チップ、パッケージ、ボード上の配線を介したチップ間シリアルデータ通信を、2チップ間で共有された電源・グランド配線上で実現する電源線通信技術について述べる。この電源線通信技術によって、半二重双方向パルス通信で135Mbpsのデータレートを達成した。また、電源線上のLC構造の低域通過フィルタによって、電源配線・グラウンド配線上の疑似的な差動スパイクは30dB以上減衰され、接続された回路の電源電流として再利用される。チップ間電源線通信回路技術を用いることで、使用するIOピン数を削減することでオンチップ診断回路のような補助的な回路をSoCに搭載する際のコスト軽減に寄与できる。
