抄録
チップ内の電源配線上の高調波ノイズ評価を最終目標として,LSIチップの近傍磁界を測定するために,CMOS 0.18μmプロセスを用いて,オンチップ集積化磁界プローブを試作した.センサヘッドは窓寸法が20×100μm^2-turnコイルであり,S/N比を向上させるため,コイルの極近傍に低雑音増幅器を集積化した.設計した低雑音増幅器の入出力特性および利得の周波数特性を測定した.電源線の抵抗による電圧降下のため,設計値と測定値の動作点に約0.2Vの誤差が生じているが,利得は約5dB,カットオフ周波数は約5GHzとなった.整合設計の適正化により更に低雑音増幅器の利得の向上が可能であるとの見通しを得た.
