低出力リプルを実現する並列電源設計指針について

抄録

現在のCPUやLSIなどの電子機器用並列電源は、インターリーブ動作により低電圧・大電流・高速応答を実現している。我々はすでに回路モジュールをモデル化することで、接続台数と時比率の組み合わせによってはゼロリプル動作領域が存在し、そのため出力リプルの大幅な低減が可能であることを示している。本稿では、この関係を用いた具体的な設計例を上げ、低電流リプルかつ負荷急変に対応する高速応答の並列電源について設計指針を示した。その結果、等価回路を用いて事前にリプル抑制効果を把握できるため、負荷に合った適切な回路パラメータを選択することができる。