可変パイプライン及び任意アドレッシングをベースとしたASIP実装

宮本 卓真; 李 一; 横田 裕司; 吉澤 真吾; 尾知 博

doi:10.11527/jceeek.2014.0_382

平成26年度電気・情報関係学会九州支部連合大会（第67回連合大会）講演論文集

セッションID: 11-2A-02

DOI https://doi.org/10.11527/jceeek.2014.0_382

会議情報

主催: 電気・情報関係学会九州支部連合大会委員会

会議名: 平成26年度電気・情報関係学会九州支部連合大会

回次: 67

開催地: 鹿児島大学

開催日: 2014/09/16 - 2014/09/17

可変パイプライン及び任意アドレッシングをベースとしたASIP実装

*宮本卓真, 李一, 横田裕司, 吉澤真吾, 尾知博

著者情報

会議録・要旨集フリー

詳細

抄録

本稿では，演算量の多い行列演算に特化したASIP (Application-specified Instruction-set Processors) を提案する．提案するASIPは従来のASIPと比較して，ハードウェア回路を増加することなく計算処理時間の削減ができる．本研究では，提案したASIPが可変なパイプラインと任意のメモリアクセスによってベクトルや行列演算の計算処理時間を削減できることを示す．

責任著者(Corresponding author)

J-STAGEへの登録はこちら（無料）