抄録
近年、LSI内部の配線量の増大が問題視されている。この問題を解決するための方法の1つとして、多値論理システムが提案されている。本研究室では、標準CMOSプロセスで製造可能なFloating Gate (FG) - MOSFETを用いた多値論理回路について研究を行なっている。現在までに、多値演算器として4値加算器、4値減算器、4値乗算器が提案されている。そこで本報告では、提案されているそれらの回路ブロックを応用した4値除算器の設計を行った。除数と被除数の比較を繰り返すことで商と余りを求める回路構成を提案した。提案回路はシミュレーションにより動作を検証し、所望の特性を満たしていることを確認した。
