疎水性単分子膜を用いたシリコンチップのセルフアライメント

抄録

異種デバイスを集積化したマイクロ融合システムを実現するため、個別チップを効率的に集積化する技術が求められている。我々は、ウェハレベルChip-to-Wafer集積化プロセスを目標に、水の表面張力によりキャリアウェハ上にチップを高速高精度に配置するセルフアライメント手法の検討を進めている。リフトオフによりパターニングされた疎水性単分子膜(FDTS-SAM)を用い、1 μｍの位置決め精度を達成した。