パタン選択手法に基づくIDDQテストの適用を、0.6umと0.5umのCMOSゲートアレーシリーズに対して、開始した。これらのシリーズには、ハードウエアで電流パスをカットする、無定常電流構造を導入した。特に、ウエハーレベルのテストにおいては、テストパッドを使用したプルアップとプルダウン回路の制御により、詳細なIDD測定を可能とした。また、パッケージ封入後のテストにおいては、CADツールを用いて、回路内部状態から流れる電流値を求め、テスターのスレッショルド電流を決定する、IDDQテスト手法を適用した。このハードウエアとソフトウエアの組み合わせ手法により、顧客負担なしで、欠陥に対する高い検出率を実現した。
