テスト容易性を考慮したVLSI高位合成 : サーベイと今後の動向

抄録

VLSI回路の大規模化、高集積化により、回路のテストは益々複雑で、かつ重要な問題となってきている。一方、VLSI回路の大規模化、Time-to-Market短縮の要求等から、動作記述、レジスタ転送レベル(RTL)記述などの抽象度の高いレベルからの回路の設計自動化への関心が高まっており、動作記述からRTL記述を合成する高位合成に関する多くの研究がなされている。本稿では、テスト容易性を考慮した高位合成に関して概説するとともに、今後の動向について述べる。